特許

J-GLOBAL ID：200903067634731574

半導体装置および半導体装置の製造方法

発明者： スシル ケイ シン ,  石原 宏 ,  丸山 研二 ,  近藤 正雄 ,  佐藤 桂輔
出願人/特許権者： 富士通株式会社 ,  国立大学法人東京工業大学
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-042921
公開番号（公開出願番号）：特開2007-221066
出願日： 2006年02月20日
公開日（公表日）： 2007年08月30日
要約：

【課題】微細化された強誘電体キャパシタを有する半導体装置を製造する製造方法を提供する。【解決手段】強誘電体層を含む強誘電体キャパシタを有する半導体装置の製造方法であって、基板上の第1の電極上に前記強誘電体層を形成する工程と、前記強誘電体層上に第2の電極を形成する工程とを有し、前記強誘電体層を形成する工程は、BiFeO3を主成分とし、組成がBiFe1-xMnxO3(0.02<x<0.08)となるようにMnが添加される強誘電体層をゾルゲル法により形成する第1の工程と、前記強誘電体層を不活性ガス雰囲気中で焼成して前記強誘電体層を形成する第2の工程とを含むことを特徴とする半導体装置の製造方法。【選択図】図2

請求項（抜粋）：

強誘電体層を含む強誘電体キャパシタを有する半導体装置であって、 前記強誘電体層はBiFeO3を主成分とし、組成がBiFe1-xMnxO3(0.02<x<0.08)となるようにMnが添加され、温度が30°C以下で電界強度が-1MV/cm乃至1MV/cmの場合のリーク電流が10-3A/cm2以下であることを特徴とする半導体装置。

IPC (2件)：

H01L 21/824 ,  H01L 27/105

FI (1件)：

H01L27/10 444B

Fターム (14件)：

5F083FR02 ,  5F083GA06 ,  5F083GA09 ,  5F083JA13 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA44 ,  5F083JA45 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR23 ,  5F083PR33

引用特許：

出願人引用 (3件)

• 強誘電体メモリ素子
  公報種別：公開公報   出願番号：特願2003-173247   出願人：セイコーエプソン株式会社
• 薄膜キャパシタおよびその製造方法
  公報種別：公開公報   出願番号：特願平10-246849   出願人：日本電気株式会社
• 金属酸化物薄膜を有する基板の製造方法
  公報種別：公開公報   出願番号：特願平11-145783   出願人：日本特殊陶業株式会社

審査官引用 (1件)

• 強誘電体メモリ素子
  公報種別：公開公報   出願番号：特願2003-173247   出願人：セイコーエプソン株式会社