シリアルインタフェイス装置

発明者：
出願人/特許権者：
代理人 (1件)：滝本智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-211745
公開番号（公開出願番号）：特開平11-055231
出願日： 1997年08月06日
公開日（公表日）： 1999年02月26日
要約：

【要約】【課題】シリアルインタフェイス装置のマイクロプロセッサに要求される処理能力を軽減させ、装置構成の簡略化および低コスト化を達成する。【解決手段】ユーザ端末装置から非同期シリアルで転送されるATコマンドの第1キャラクタのスタートビットの受信を検出する手段と、この検出手段の検出を受けスタートビットの時間幅を計測してユーザ端末装置の通信速度を判定する測定手段と、この測定手段の判定に応じた速度のクロックを生成するクロック生成手段と、この手段が生成するクロックを用いてスタートビット後のビットデータをサンプリングしキャラクタ単位で並列変換するレジスタと、このレジスタにて並列変換されたキャラクタデータでUART部の非同期シリアル通信フォーマットを設定する手段と、シフトレジスタとUART部の一方で並列変換された受信データをFIFO形式で一時的に蓄積しマイクロプロセッサに引き渡すデータバッファ部を備える。

請求項（抜粋）：

ユーザ端末装置に対する非同期シリアルデータの送受信およびその送受信データの直/並列変換を実行するUART部と、上記ユーザ端末装置からの受信コマンドに基づいてモデム制御およびデータ転送制御等を実行するマイクロプロセッサと、上記ユーザ端末装置から非同期シリアルで転送されてくるATコマンドの第1キャラクタのスタートビットが受信開始されたか否か検出するスタートビット開始検出手段と、この検出手段の開始検出を受けて上記スタートビットの時間幅を計測することにより上記ユーザ端末装置の通信速度を判定する速度測定手段と、この測定手段の判定速度に応じた速度のクロックを生成するクロック生成手段と、このクロック生成手段が生成するクロックを用いて上記スタートビット後のビットデータをサンプリング検出するとともにキャラクタ単位で並列変換するシフトレジスタと、このレジスタにて並列変換されたキャラクタデータに基づいて上記UART部での非同期シリアル通信フォーマットを設定するフォーマット設定手段と、上記シフトレジスタまたは上記UART部のいずれかにて並列変換された受信データをFIFO形式で一時的に蓄積してから上記マイクロプロセッサに引き渡すデータバッファ部とを備えたことを特徴とするシリアルインタフェイス装置。

IPC (4件)：

H04L 7/00 , G06F 1/08 , G06F 13/00 353 , H04L 7/04

FI (4件)：

H04L 7/00 A , G06F 13/00 353 G , H04L 7/04 A , G06F 1/04 320 B

引用特許：

審査官引用 (12件)

特開平3-013038
特開平3-013038
ATコマンド解析装置
公報種別：公開公報出願番号：特願平7-312022 出願人：松下電送株式会社

全件表示

前のページに戻る