特許

J-GLOBAL ID：200903068310412766

半導体記憶装置

発明者： 国分 邦夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-220241
公開番号（公開出願番号）：特開2000-058680
出願日： 1998年08月04日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】半導体記憶装置のフローティングゲート下に発生するゲートバーズビークを抑制する。【解決手段】フローティングゲート3の側面に形成されるサイドウオールをHTO膜7、窒化膜8及びHTO膜9とを含んで構成する。

請求項（抜粋）：

フローティングゲートに保持されているキャリアに基づいてデータを保持する半導体記憶装置において、前記フローティングゲートの側面に形成された第1の酸化膜と、前記酸化膜の側面に形成された窒化膜と、前記窒化膜の側面に形成された第2の酸化膜とを備え、前記第1の酸化膜、前記窒化膜及び前記第2の酸化膜が前記フローティングゲートのサイドウオールを形成することを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (42件)：

5F001AA25 ,  5F001AA43 ,  5F001AA62 ,  5F001AB08 ,  5F001AB09 ,  5F001AC02 ,  5F001AD12 ,  5F001AD18 ,  5F001AE02 ,  5F001AE08 ,  5F001AF06 ,  5F001AF07 ,  5F001AF10 ,  5F001AF25 ,  5F001AG02 ,  5F001AG03 ,  5F001AG12 ,  5F001AG17 ,  5F001AG21 ,  5F001AG22 ,  5F001AG24 ,  5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083ER14 ,  5F083ER15 ,  5F083ER21 ,  5F083ER29 ,  5F083GA01 ,  5F083GA05 ,  5F083GA21 ,  5F083GA30 ,  5F083JA02 ,  5F083JA04 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083JA56 ,  5F083PR12 ,  5F083PR21 ,  5F083PR36

引用特許：

審査官引用 (4件)

• 不揮発性半導体メモリの製造方法
  公報種別：公開公報   出願番号：特願平5-282749   出願人：シャープ株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-305144   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-288767   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-128682   出願人：富士通株式会社