特許
J-GLOBAL ID：200903068597132386

不揮発性半導体記憶装置及びその使用方法

発明者：
宮 本 順 一

宮 本 順 一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-236900
公開番号（公開出願番号）：特開平9-139095
出願日： 1996年09月06日
公開日（公表日）： 1997年05月27日
要約：
【要約】【課題】 多値の大きさ(多値数)をセルの実力に基づいて決めることができ、フレキシブルで、かつチップサイズを最小にできる多値フラッシュメモリを実現すること。【解決手段】 本発明の不揮発性半導体記憶装置は、不揮発性メモリセルCと、不揮発性メモリセルCの制御ゲートに複数のベリファイ電圧のうち何れか一つを外部から入力された制御データに基づいて印加する定電圧回路200、201、202、203と、外部から入力された書込みデータに基づいてドレインに電位を印加し、また、不揮発性メモリセルのドレイン・ソース間に流れる電流を検知・増幅する書込み・センス回路SAとを具備する。また、メモリセルアレイ501およびシリアルレジスタ502を分割し、外部SRAM503を備えて、メモリセル501からシリアルレジスタ502への転送とシリアルレジスタ502から外部SRAM503への転送を並行に行うことにより読出し速度を向上できる。
請求項（抜粋）：
半導体基板表面に形成されたソースおよびドレイン、これらの間の上方にそれぞれ絶縁膜を介して積層された浮遊ゲートおよび制御ゲートを有する不揮発性メモリセルと、前記不揮発性メモリセルの制御ゲートに複数の所定電位のうち何れか一つを外部から入力された制御データに基づいて印加するワード線駆動回路と、外部から入力された書込みデータに基づいて前記ドレインに電位を印加するとともに前記不揮発性メモリセルのドレイン・ソース間に流れる電流を検知・増幅する書込み・センス回路、とを具備した不揮発性半導体記憶装置。
IPC (2件)：
G11C 16/06 ,  G11C 16/04
FI (2件)：
G11C 17/00 510 A ,  G11C 17/00 308
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM