特許
J-GLOBAL ID:200903068937323289
オフセットキャンセル装置
発明者:
出願人/特許権者:
代理人 (3件):
香取 孝雄
, 串田 幸一
, 鈴木 大介
公報種別:公開公報
出願番号(国際出願番号):特願2005-306660
公開番号(公開出願番号):特開2007-116493
出願日: 2005年10月21日
公開日(公表日): 2007年05月10日
要約:
【課題】オフセット補償の動作中に信号出力を行うことができ、またオペアンプに外部接続された容量素子や抵抗素子によるオフセットを補償するオフセットキャンセル装置を提供。【解決手段】駆動回路10は、複数の出力端子(#1〜#n) 12に対しそれぞれ駆動信号を一方の出力14から出力する複数の出力回路(#1〜#n+1) 16を備え、他方の出力18から駆動信号を出力する。出力14と出力18とは複数の出力選択回路(#1〜#n)20に接続され、互いに隣接する2つの出力回路14から出力される信号のいずれかが選択されて、選択した信号が出力端子12に出力される。出力回路(#1〜#n+1) 16の他方の出力18は判定回路30に接続され、判定回路30は、信号18と基準電圧とを比較し、比較結果に応じた判定信号を所定のタイミングにて出力40に出力し、出力回路16はこの出力40に応じてオフセットキャンセル動作を行う。【選択図】図1
請求項(抜粋):
出力信号のオフセットをキャンセルして出力する複数の出力回路手段と、
該複数の出力回路のうち二つの出力回路の出力のいずれかを選択する選択手段と、
該選択手段にて選択された出力を出力する出力端子と、
前記出力回路手段からの出力に応じて、オフセット状態を判定する判定手段とを含み、
前記出力回路手段は、前記選択手段よりも少なくとも一つ多く備えられて、前記判定手段の判定に応じてオフセットを前記複数の出力回路手段のうちいずれかの出力回路手段にてキャンセルするとともに、他の出力回路手段は前記出力信号を前記選択手段を介して前記出力端子に出力することを特徴とするオフセットキャンセル装置。
IPC (3件):
H03F 3/34
, G09G 3/36
, G09G 3/20
FI (5件):
H03F3/34 A
, G09G3/36
, G09G3/20 623B
, G09G3/20 642P
, G09G3/20 642A
Fターム (34件):
5C006AF53
, 5C006AF54
, 5C006AF71
, 5C006BB11
, 5C006BC12
, 5C006BF04
, 5C006BF14
, 5C006BF24
, 5C006BF25
, 5C006BF37
, 5C006FA18
, 5C006FA22
, 5C080AA10
, 5C080BB05
, 5C080DD05
, 5C080EE28
, 5C080JJ02
, 5C080JJ03
, 5J500AA01
, 5J500AA45
, 5J500AA47
, 5J500AC13
, 5J500AF15
, 5J500AF18
, 5J500AH10
, 5J500AH17
, 5J500AH29
, 5J500AH39
, 5J500AK01
, 5J500AK02
, 5J500AK09
, 5J500AM11
, 5J500AS00
, 5J500AS08
引用特許:
出願人引用 (3件)
審査官引用 (14件)
全件表示
前のページに戻る