特許
J-GLOBAL ID：200903069003905492
半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (2件)：
小林 茂
, 和泉 良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-032596
公開番号（公開出願番号）：特開2007-214355
出願日： 2006年02月09日
公開日（公表日）： 2007年08月23日
要約：
【課題】電流破壊を起こしにくい半導体装置を提供すること。【解決手段】N+型炭化珪素基板1上にN-型炭化珪素エピタキシャル領域2が積層され、N-型炭化珪素エピタキシャル領域2中の所定領域にはP型の電界緩和領域10が形成され、エピタキシャル領域2表面および電界緩和領域10表面の所定領域上にN型多結晶シリコン領域4およびP型多結晶シリコン領域3が形成され、エピタキシャル領域2とN型多結晶シリコン領域4との界面に隣接しゲート絶縁膜5を介してゲート電極6が配置され、N型多結晶シリコン領域4およびP型多結晶シリコン領域3にはソース電極8が接続し、N+型炭化珪素基板1の裏面にはドレイン電極9が形成されている半導体装置において、電界緩和領域10とソース電極8とがP型多結晶シリコン領域3を介してオーミック接続していることを特徴とする半導体装置を構成する。【選択図】図3
請求項（抜粋）：
第一導電型の半導体基体と、
前記半導体基体の一主面の所定領域上に形成され、前記半導体基体と異なるバンドギャップ幅を有する半導体材料からなる第一ヘテロ半導体領域と、
前記半導体基体の前記主面の所定領域上に形成され、前記半導体基体と異なるバンドギャップ幅を有する半導体材料からなり、第二導電型を持つ第二ヘテロ半導体領域と、
前記半導体基体と前記第一ヘテロ半導体領域との界面である第一ヘテロ接合面に隣接しゲート絶縁膜を介して配置されたゲート電極と、
前記第一および第二ヘテロ半導体領域に接続するソース電極と、
前記半導体基体に接続するドレイン電極とを備える半導体装置において、
前記第一ヘテロ半導体領域と前記半導体基体と前記ゲート絶縁膜とが互いに接する位置から所定距離離れて前記半導体基体中に第二導電型の電界緩和領域が形成され、
前記電界緩和領域と前記ソース電極とが、前記第二ヘテロ半導体領域を介してオーミック接続していることを特徴とする半導体装置。
IPC (6件)：
H01L 29/78
, H01L 21/28
, H01L 29/417
, H01L 29/12
, H01L 27/04
, H01L 29/861
H01L29/78 652H
, H01L21/28 301B
, H01L29/50 M
, H01L29/78 652T
, H01L29/78 657A
, H01L29/78 654Z
, H01L29/91 H
, H01L29/91 D
, H01L29/91 F
4M104AA00
, 4M104AA03
, 4M104AA04
, 4M104AA07
, 4M104CC01
, 4M104FF31
, 4M104GG09
出願人引用 (1件)
-
炭化珪素半導体装置
公報種別：公開公報
出願番号：特願2002-125412
出願人：日産自動車株式会社
審査官引用 (3件)
前のページに戻る
