特許
J-GLOBAL ID:200903069143419385

半導体記憶装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-024918
公開番号(公開出願番号):特開2003-229537
出願日: 2002年02月01日
公開日(公表日): 2003年08月15日
要約:
【要約】【課題】従来の相変化を利用したメモリセルは、セル面積が大きいという問題点があった。【解決手段】上記課題を解決すべく、本発明では縦型選択トランジスタを用いたメモリセル構造及びその製造方法を提案する。【効果】本発明によれば、従来DRAMに比べて面積の小さいメモリセルを実現できる。また、読み出し動作における消費電力を低減することができるともに、書き込み動作においても低電力の相変化メモリを実現することができる。さらに、読み出し動作の安定した相変化メモリを実現することができる。
請求項(抜粋):
複数のワード線と、絶縁層を介して前記ワード線と少なくとも一方が交差する第1及び第2の複数の配線と、前記ワード線と前記配線の交点に設けられた複数のメモリセルを有する半導体記憶装置において、前記メモリセルは、チャネル部が該メモリセルの深さ方向に形成された縦型トランジスタと、その上方に配置された少なくともTe(テルル)を含有する材料、からなることを特徴とする半導体記憶装置。
IPC (3件):
H01L 27/10 451 ,  G11C 13/00 ,  H01L 45/00
FI (3件):
H01L 27/10 451 ,  G11C 13/00 A ,  H01L 45/00 A
Fターム (14件):
5F083AD06 ,  5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083JA19 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083JA44 ,  5F083JA60 ,  5F083PR03 ,  5F083PR25 ,  5F083PR29 ,  5F083PR39
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る