特許
J-GLOBAL ID：200903069769931215

半導体ウエハ装置およびその製造方法

発明者：
渡邉 健一

渡邉 健一 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-198595
公開番号（公開出願番号）：特開2003-017559
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 所望の配線構造を形成することができ、かつウエハ有効領域の欠陥率の増加を防止することのできる半導体ウエハ装置の製造方法を提供する。【解決手段】 半導体ウエハ装置の製造方法は、(a)回路領域に半導体素子を形成した半導体ウエハ上に半導体素子に接続された下層配線パターンを形成する工程と、(b)下層配線パターンを覆って半導体ウエハ上に層間絶縁膜を形成する工程と、(c)回路領域上で下層配線パターンに接続されたビア導電体とその上に配置された配線パターンとを、回路領域外の周辺領域上で配線パターンに対応する導電体パターンを、層間絶縁膜に埋め込んで形成する工程とを含む。導電体パターンは電気的に分離された状態で形成される。
請求項（抜粋）：
中央部に配置された回路領域と、周囲に配置され、回路を構成しない周辺領域とを有する半導体ウエハと、前記回路領域に形成された多数の半導体素子と、前記回路領域上に形成され、前記半導体素子と接続された多層配線と層間絶縁膜とを含む多層配線構造であって、多層配線の少なくとも一部は、層間絶縁膜に埋め込まれた配線パターンとビア導電体とを含むダマシン配線である多層配線構造と、前記周辺領域上に形成され、前記層間絶縁膜に相当する絶縁膜と該絶縁膜に埋め込まれ、前記配線パターンに対応する導電体パターンを有し、前記ビア導電体に対応する導電体パターンは有さない多層構造と、を有する半導体ウエハ装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/28
FI (5件)：
H01L 21/28 L ,  H01L 21/90 B ,  H01L 21/90 N ,  H01L 21/90 S ,  H01L 21/90 P
Fターム (67件)：
4M104BB04 ,  4M104BB17 ,  4M104BB30 ,  4M104CC01 ,  4M104DD07 ,  4M104DD08 ,  4M104DD09 ,  4M104DD16 ,  4M104DD17 ,  4M104DD20 ,  4M104DD37 ,  4M104DD52 ,  4M104DD53 ,  4M104DD75 ,  4M104EE05 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104EE18 ,  4M104FF17 ,  4M104FF22 ,  4M104HH05 ,  4M104HH12 ,  4M104HH20 ,  5F033HH11 ,  5F033HH21 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ48 ,  5F033QQ74 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR21 ,  5F033RR29 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX01 ,  5F033XX12 ,  5F033XX20 ,  5F033XX24 ,  5F033XX28
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM