特許
J-GLOBAL ID：200903069837795619

配線基板の製造方法及び半導体装置の製造方法及び配線基板

発明者：
金子 健太郎

金子 健太郎 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-108152
公開番号（公開出願番号）：特開2008-270346
出願日： 2007年04月17日
公開日（公表日）： 2008年11月06日
要約：
【課題】本発明は熱応力により電極パッドの周囲を囲む絶縁層のクラック発生を防止することを課題とする。【解決手段】半導体装置100は、半導体チップ110が配線基板120にフリップチップ実装してなる構成である。配線基板120は、複数の配線層と複数の絶縁層が積層された多層構造であり、チップ実装側に第1電極パッド130が形成されている。第1電極パッド130のテーパ面132は、はんだ接続側又はチップ実装側となる上方向に対して絞られる向きの勾配を有する。そのため、はんだ接続側又はチップ実装側への力に対する保持力が強化されると共に、テーパ面132が第1層の絶縁層のテーパ状内壁に密着して絶縁層との接合強度が高められている。これにより、絶縁層でデラミネーショ及びクラックが発生することを防止できる。【選択図】図2
請求項（抜粋）：
支持基板上にレジスト層を形成する第1工程と、 前記レジスト層に前記支持基板側が小径で開口側が大径となるテーパ状開口を形成する第2工程と、 前記テーパ状開口の内部に開口側が大径となる電極パッドを形成する第3工程と、 前記レジスト層を除去し、前記電極パッドの周囲及び前記支持基板上に絶縁層を形成する第4工程と、 前記絶縁層に前記電極パッドを露出させるビアを形成する第5工程と、 前記ビア及び前記絶縁層の表面に前記電極パッドと電気的に接続される配線層を形成する第6工程と、 前記支持基板を除去して前記電極パッドの小径側端面を露出する第7工程と、 を有することを特徴とする配線基板の製造方法。
IPC (1件)：
H01L 23/12
FI (2件)：
H01L23/12 N ,  H01L23/12 501B
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM