特許
J-GLOBAL ID:200903070553181325
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
尾身 祐助
公報種別:公開公報
出願番号(国際出願番号):特願平11-090638
公開番号(公開出願番号):特開2000-286252
出願日: 1999年03月31日
公開日(公表日): 2000年10月13日
要約:
【要約】【課題】 可動イオン耐性、重金属耐性、耐水性に優れ、かつステップカバレッジに優れた絶縁膜を提供する。【解決手段】 シリコン基板101上に第1の絶縁膜102を形成し、かつ、その上に配線107を形成する(a)。基板に高周波電力を印加するバイアス系高密度プラズマCVD法により、配線間をシリコン酸化膜108で埋め込み、その上にシラン、メタン、アルゴンを原料としたアモルファスSiC膜109を形成する(b)。その後ポリイミド膜110を形成し、開口部112を形成する(c)。
請求項(抜粋):
(1)半導体基板表面上に第1の絶縁膜を介して複数の配線を形成する工程と、(2)前記第1の絶縁膜および前記配線を覆う、アモルファスSiC膜を含む第2の絶縁膜を形成する工程と、を有する半導体装置の製造方法において、前記アモルファスSiC膜を基板に高周波電力を印加するバイアス系高密度プラズマCVD法により形成することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/314
, H01L 21/31
, H01L 21/469
, H01L 21/768
FI (4件):
H01L 21/314 A
, H01L 21/31 C
, H01L 21/469
, H01L 21/90 K
Fターム (100件):
5F033HH09
, 5F033HH11
, 5F033HH18
, 5F033HH32
, 5F033HH33
, 5F033MM01
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033PP15
, 5F033PP20
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR08
, 5F033RR11
, 5F033RR14
, 5F033RR15
, 5F033RR22
, 5F033RR27
, 5F033SS01
, 5F033SS02
, 5F033SS15
, 5F033SS19
, 5F033TT01
, 5F033TT02
, 5F033TT04
, 5F033VV07
, 5F033XX00
, 5F033XX02
, 5F033XX28
, 5F045AA08
, 5F045AA10
, 5F045AB06
, 5F045AB32
, 5F045AB33
, 5F045AB34
, 5F045AB35
, 5F045AB36
, 5F045AC01
, 5F045AC08
, 5F045AC09
, 5F045AD07
, 5F045AE15
, 5F045AE19
, 5F045AF08
, 5F045AF10
, 5F045BB14
, 5F045BB17
, 5F045CB04
, 5F045DC51
, 5F045DC52
, 5F045DC61
, 5F045DP01
, 5F045DP02
, 5F045DP04
, 5F045DQ10
, 5F045EH01
, 5F045EH02
, 5F045EH11
, 5F045EH16
, 5F045EH17
, 5F045GH03
, 5F058AD02
, 5F058AD04
, 5F058AD05
, 5F058AD08
, 5F058AD10
, 5F058AD11
, 5F058AH03
, 5F058BA05
, 5F058BA07
, 5F058BD01
, 5F058BD02
, 5F058BD03
, 5F058BD04
, 5F058BD05
, 5F058BD06
, 5F058BD07
, 5F058BD09
, 5F058BD10
, 5F058BD15
, 5F058BD19
, 5F058BF01
, 5F058BF02
, 5F058BF07
, 5F058BF09
, 5F058BF21
, 5F058BF22
, 5F058BF23
, 5F058BF26
, 5F058BF29
, 5F058BF30
, 5F058BF33
, 5F058BJ03
引用特許:
前のページに戻る