特許
J-GLOBAL ID：200903070559806238

半導体素子の製造方法

発明者：
小林 元樹

小林 元樹 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 及川 泰嘉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-124427
公開番号（公開出願番号）：特開2003-318157
出願日： 2002年04月25日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】下地層として低誘電率膜を含む層間絶縁膜を設けたレジストをアッシングするとき、ポイズンドビアの発生を抑制する半導体素子の製造方法を提供することを目的とする。【解決手段】 半導体素子の製造方法における低誘電率層のエッチングに用いたレジストマスクをアッシングする工程であって、前記低誘電率層表面への酸素ラジカルの到達を抑制するようにアッシングすることを特徴とする。
請求項（抜粋）：
低誘電率層のエッチングに用いたレジストマスクをアッシングする工程であって、前記低誘電率層表面への酸素ラジカルの到達を抑制するようにアッシングすることを特徴とする半導体素子の製造方法。
Fターム (11件)：
5F004AA03 ,  5F004AA05 ,  5F004AA08 ,  5F004BA04 ,  5F004BB13 ,  5F004CA02 ,  5F004CA06 ,  5F004CA09 ,  5F004DB26 ,  5F004EB01 ,  5F004EB03
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM