特許

J-GLOBAL ID：200903071019138259

情報バーストにビットをマッピングするための方法および装置

発明者： ユミン・リー ,  ブライアン・ケー・クラッソン ,  ジョセフ・エム・ノーワック
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 桑垣 衛
公報種別：公表公報
出願番号（国際出願番号）：特願2001-500479
公開番号（公開出願番号）：特表2004-526336
出願日： 2000年05月31日
公開日（公表日）： 2004年08月26日
要約：

例えばヘッダシンボル/ビットなどの第1群のビット(100,102,106)がインターリーブされて、第1群のインターリーブビットを形成する。データシンボル/ビットなどの第2群のビット(104)がインターリーブされて、第2群のインターリーブビットを形成する。第1および第2群のインターリーブビットが情報バーストにマッピングされる。第1および第2群のインターリーブビットがトレーニングシーケンスを形成する既知シンボル(116)の群に関する情報バーストにマッピングしても良い。不利益ビット位置、すなわちビットエラーを起こす確率が比較的高いマッピング内部のビット位置が認識され、利益ビット位置、すなわちビットエラーを起こす確率が比較的低いマッピング内部のビット位置が認識される。不利益ビット位置にマッピングされた第1群のインターリーブビットからの第1群のビットが利益ビット位置に再マッピングされ、他方、利益ビット位置にマッピングされた第2群のインターリーブビットからの第2群のビットが不利益ビット位置に再マッピングされる。

請求項（抜粋）：

時間変化する通信チャネルの情報バースト(46)にビットをマッピングする方法であって: 第1群のビット(32)と第2群のビット(36)とをインターリーブして、インターリーブビットをもたらす段階; トレーニングシーケンスに関する情報バースト(46)に前記インターリーブビット(38,40)をマッピングする段階; 不利益ビット位置にマッピングされたインターリーブビットから第1群のビットを認識する段階; 利益ビット位置にマッピングされたインターリーブビットから第2群のビットを認識する段階;および 前記第1群のビットを前記利益ビット位置に、前記第2群のビットを前記不利益ビット位置に挿入する段階; から成る方法。

IPC (2件)：

H04J3/00 ,  H04L1/00

FI (2件)：

H04J3/00 B ,  H04L1/00 F

Fターム (8件)：

5K014FA16 ,  5K014HA10 ,  5K028AA14 ,  5K028BB04 ,  5K028KK33 ,  5K028LL02 ,  5K028MM05 ,  5K028RR04

引用特許：

出願人引用 (4件)

• デジタル通信システムにおいて情報を符号化および復号する方法および装置
  公報種別：公表公報   出願番号：特願平8-521659   出願人：モトローラ・インコーポレイテッド
• ディジタル伝送装置
  公報種別：公開公報   出願番号：特願平5-039119   出願人：松下電器産業株式会社
• デイジタル通信装置
  公報種別：公開公報   出願番号：特願平3-265529   出願人：三菱電機株式会社
• データ伝送システム
  公報種別：公開公報   出願番号：特願平9-361778   出願人：株式会社リコー