特許
J-GLOBAL ID：200903071081840156
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-008332
公開番号（公開出願番号）：特開2003-209111
出願日： 2002年01月17日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】 埋め込み配線形成技術を適用して微細な配線を形成しつつも、プロセス中において層間絶縁膜の膜剥がれや変形などを発生させることなく、膜強度の低い低誘電率膜を層間絶縁膜として用いた半導体装置を得る。【解決手段】 下地基板1上の加工用絶縁膜4に溝パターン4bを形成し、溝パターン4b内を埋め込む状態で加工用絶縁膜4上に導電性材料膜5を形成する。次いで、加工用絶縁膜4が露出するまで導電性材料膜5を研磨することによって、溝パターン4b内に導電性材料膜5を埋め込んでなる配線(第2配線)5bを形成する。その後、配線5bの側壁が露出するまで、加工用絶縁膜4をエッチング除去する。配線5b間を埋め込む状態で下地基板1の上方に低誘電率の層間絶縁膜6を形成する。
請求項（抜粋）：
基板上の加工用絶縁膜に溝パターンを形成し、当該溝パターン内を埋め込む状態で当該加工用絶縁膜上に導電性材料膜を形成する工程と、前記加工用絶縁膜が露出するまで前記導電性材料膜を研磨することによって、前記溝パターン内に当該導電性材料膜を埋め込んでなる配線を形成する工程と、前記配線の側壁が露出するまで、前記加工用絶縁膜をエッチング除去する工程と、前記配線間を埋め込む状態で前記基板の上方に層間絶縁膜を形成する工程とを行うことを特徴とする半導体装置の製造方法。
Fターム (53件)：
5F033HH08
, 5F033HH11
, 5F033HH21
, 5F033HH32
, 5F033JJ01
, 5F033JJ08
, 5F033JJ11
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033KK08
, 5F033KK11
, 5F033KK21
, 5F033KK32
, 5F033MM01
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033NN37
, 5F033NN38
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ25
, 5F033QQ27
, 5F033QQ31
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033RR01
, 5F033RR03
, 5F033RR04
, 5F033RR05
, 5F033RR06
, 5F033RR07
, 5F033RR11
, 5F033RR13
, 5F033RR14
, 5F033RR15
, 5F033RR21
, 5F033RR22
, 5F033RR23
, 5F033RR24
, 5F033RR25
, 5F033RR29
, 5F033SS11
, 5F033SS22
, 5F033TT04
, 5F033XX03
, 5F033XX14
, 5F033XX24
