特許
J-GLOBAL ID：200903071166247780

回路基板およびその製法

発明者：
中澤 秀司

中澤 秀司 について

, 
古瀬 辰治

古瀬 辰治 について

, 
平原 誠一郎

平原 誠一郎 について

, 
井本 晃

井本 晃 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平11-185834
公開番号（公開出願番号）：特開2001-015875
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】異種材料の同時焼成に際して、クラックやデラミネーションを防止できるとともに、x-y方向における収縮率を容易にかつ安価に小さくできる回路基板およびその製法を提供する。【解決手段】複数の絶縁層1を積層してなり、該複数の絶縁層1のうち少なくとも1層が、他の絶縁層1b〜1fと焼成収縮開始温度が異なる異種材料絶縁層1a、1gであり、かつ他の絶縁層1b〜1fが、MgTiO3 またはMgTiO3 -CaTiO3 を主成分とし、B、アルカリ金属、Si、アルカリ土類金属を含有するものである。
請求項（抜粋）：
複数の絶縁層を積層してなり、該複数の絶縁層のうち少なくとも1層が、他の絶縁層と焼成収縮開始温度が異なる異種材料絶縁層であり、かつ前記他の絶縁層が、MgTiO3 またはMgTiO3 -CaTiO3 を主成分とし、B、アルカリ金属、Si、アルカリ土類金属を含有することを特徴とする回路基板。
IPC (3件)：
H05K 1/03 630 ,  C04B 35/46 ,  H05K 3/46
FI (3件)：
H05K 1/03 630 J ,  H05K 3/46 T ,  C04B 35/46 F
Fターム (16件)：
4G031AA03 ,  4G031AA04 ,  4G031AA11 ,  4G031AA39 ,  4G031AA40 ,  4G031BA09 ,  4G031BA12 ,  4G031CA03 ,  4G031GA02 ,  5E346AA38 ,  5E346CC16 ,  5E346CC21 ,  5E346EE08 ,  5E346GG09 ,  5E346GG28 ,  5E346HH31
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM