波形整形装置およびクロック供給装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-138452
公開番号（公開出願番号）：特開平9-321614
出願日： 1996年05月31日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】一定のデューティ比を得ることにより、クロックで動作する装置の動作速度を高める。【解決手段】第1可変遅延回路11の最大可変遅延量は入力クロックINの周期を超え、しかも周期の2倍未満となるように設定されている。第1および第2可変遅延回路11,12の遅延量は、制御信号Vinとともに減少し、しかも、第2可変遅延回路12の遅延量の第1可変遅延回路11の遅延量に対する比は1未満の一定値となるように設定されている。制御部13は、入力クロックINと出力クロックOUT_Aの位相が一致するように制御信号Vinを増減させる。出力クロックOUTは、出力クロックOUT_Aでセットされ出力クロックOUT_Bでリセットされるので、入力クロックINと位相が同一で、デューティ比が一定のクロックとなる。

請求項（抜粋）：

外部から入力される入力クロックの波形を変換し、出力クロックとして出力する波形整形装置において、前記入力クロックを入力し、制御信号とともに単調に変化する遅延量をもって遅延させて第1遅延クロックとして出力し、しかも、遅延量の上限が前記入力クロックの1周期を超え2周期未満に設定されている第1可変遅延回路と、前記入力クロックまたは前記第1遅延クロックのいずれか一方を入力し、前記制御信号に応じて、前記第1可変遅延回路の遅延量に対して1未満の一定比率を保ちつつ変化する遅延量をもって遅延させて、第2遅延クロックとして出力する第2可変遅延回路と、前記入力クロックと前記第1遅延クロックとの位相を比較して、その結果に応じて前記制御信号を生成して送出する制御部と、前記第2可変遅延回路の入力側と出力側に、セット端子とリセット端子がそれぞれ接続され、出力信号を前記出力クロックとして出力するSRフリップフロップと、を備え、前記制御部は、前記第1遅延クロックの位相の方が遅れているときには、前記第1可変遅延回路の遅延量が減少する方向に前記制御信号を変化させ、前記第1遅延クロックの位相の方が早まっているときには、前記第1可変遅延回路の遅延量が増加する方向に前記制御信号を変化させることを特徴とする波形整形装置。

IPC (4件)：

H03L 7/00 , H03K 3/02 , H03K 5/125 , H03K 17/04

FI (4件)：

H03L 7/00 D , H03K 3/02 Z , H03K 17/04 Z , H03K 5/01 D

引用特許：

出願人引用 (10件)

パルス幅変調回路
公報種別：公開公報出願番号：特願平4-361516 出願人：ソニー株式会社
PLL回路
公報種別：公開公報出願番号：特願平4-341676 出願人：三菱電機株式会社
特開昭62-234413

全件表示

審査官引用 (10件)

パルス幅変調回路
公報種別：公開公報出願番号：特願平4-361516 出願人：ソニー株式会社
PLL回路
公報種別：公開公報出願番号：特願平4-341676 出願人：三菱電機株式会社
特開昭62-234413

全件表示

前のページに戻る