特許
J-GLOBAL ID:200903071544816810

ブロック化素子、その接合構造、およびそのブロック化素子を搭載する電子機器

発明者:
出願人/特許権者:
代理人 (1件): 高田 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-070969
公開番号(公開出願番号):特開2000-269410
出願日: 1999年03月16日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】 本発明は所定の機能を実現する回路を内蔵するブロック化素子に関し、配線基板上での実装密度を高めることを目的とする。【解決手段】 集積回路が形成されたチップ素子から複数の端子34を導出する。チップ素子をパッケージ32でモールドする。複数の端子34は、パッケージ32から、複数列に整列された状態で導出されるように配置する。
請求項(抜粋):
集積回路が形成されたチップ素子と、前記チップ素子と導通する複数の端子と、前記チップ素子をモールドするパッケージとを備え、前記複数の端子は、前記パッケージから、複数列に整列された状態で導出されていることを特徴とするブロック化素子。
IPC (3件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る