半導体記憶装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-010242
公開番号（公開出願番号）：特開2002-216483
出願日： 2001年01月18日
公開日（公表日）： 2002年08月02日
要約：

【要約】【課題】 “パイプライン読み出し”と同等の高速データ読み出しを可能としつつ、かつそのチップ面積を縮小可能な半導体記憶装置を提供すること。【解決手段】メモリセルアレイ1からのデータをセンスするセンスアンプ4と、2段以上直列接続されたカラムゲート3と、このゲート3を選択して駆動するカラムゲート駆動回路5、6と、センスされたデータをラッチするデータラッチ7と、ラッチされたデータを順次選択して出力部(Data Out)に伝達するマルチプレクサ9と、このマルチプレクサ9がデータを順次選択している間に、次に選択されるアドレスで指定されるカラムを、上記ゲート3のうち少なくとも1段を駆動する駆動信号を反転させて選択し、次に選択されるアドレスに応じたデータをセンスアンプ4でセンスさせるアドレス制御回路8とを具備する。

請求項（抜粋）：

メモリセルアレイと、前記メモリセルアレイのロウを選択するロウデコーダと、複数アドレスに応じた前記メモリセルアレイからの複数データを同時にセンスするセンスアンプと、前記メモリセルアレイのカラムを選択し、選択したカラムを前記センスアンプに電気的に接続する2段以上直列接続されたカラムゲート及びこのカラムゲートを選択して駆動するカラムゲート駆動回路と、前記センスアンプでセンスされた複数データをラッチするデータラッチと、前記データラッチにラッチされた複数データから、所定の1アドレスに応じたデータを順次選択して出力部に伝達するマルチプレクサと、前記マルチプレクサが前記所定の1アドレスに応じたデータを順次選択している間に、前記複数アドレスの次に選択される複数アドレスで指定されるカラムを前記2段以上直列に接続されたカラムゲートのうちの少なくとも1段を駆動する駆動信号を反転させて選択し、前記次に選択される複数アドレスに応じた複数データを前記センスアンプで同時にセンスするようにパイプライン読み出し制御するアドレス制御回路とを具備することを特徴とする半導体記憶装置。

IPC (4件)：

G11C 16/02 , G11C 16/06 , G11C 29/00 603 , G11C 29/00

FI (6件)：

G11C 29/00 603 F , G11C 29/00 603 G , G11C 17/00 613 , G11C 17/00 634 G , G11C 17/00 634 A , G11C 17/00 639 A

Fターム (12件)：

5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD01 , 5B025AD02 , 5B025AD05 , 5B025AD13 , 5B025AD15 , 5B025AE05 , 5L106AA10 , 5L106CC17 , 5L106GG03

引用特許：

審査官引用 (6件)

半導体記憶装置及びそのアクセス方法
公報種別：公開公報出願番号：特願平9-335899 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
ノ-ア型半導体メモリ装置
公報種別：公開公報出願番号：特願平10-371438 出願人：三星電子株式会社
特開昭62-208499

全件表示

前のページに戻る