特許
J-GLOBAL ID:200903010169940674

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平10-259014
公開番号(公開出願番号):特開平11-167796
出願日: 1998年09月11日
公開日(公表日): 1999年06月22日
要約:
【要約】【課題】 複数個の不揮発性半導体記憶装置を用いることなく、かつ、できる限リチップ面積の増大を抑えて、ベリファイを含めた消去、書き込み動作と、読み出し動作を同時実行可能とした不揮発性半導体記憶装置を提供する。【解決手段】 消去単位であるブロックを含んで成るメモリセルアレイを2個(101,102)有して成り、各メモリセルアレイのブロック(111〜114、115〜118)の対応するワード線はそれぞれ共通に接続されて、各メモリセルアレイ毎に設けられたデコーダ131,132により共通に駆動される構成の不揮発性半導体記億装置に於いて、上記メモリセルアレイの個数と同数の2個のセンスアンプ141,142を設け、該2個のセンスアンプの同時使用により、2つの機能動作(読み出し動作、ベリファイを含めた書き込み動作、及びベリファイを含めた消去動作の3つの機能動作より選択された複数の機能動作)の同時実行を可能としたことを特徴とする。
請求項(抜粋):
メモリセルがワード線とビット線とを介してマトリックス状に接続された複数のブロックを含む複数のメモリセルアレイを備えており、各メモリセルアレイに含まれる該複数のブロックの対応する該ワード線はそれぞれ共通に接続されており、該ワード線は該メモリセルアレイ毎に設けられたデコーダにより共通に駆動され、該メモリセルはブロック単位で消去される不揮発性半導体記憶装置であって、該メモリセルからデータを読み出す複数のセンスアンプと、該複数のセンスアンプを同時に使用して複数の動作を同時に実行する制御回路とを備えている不揮発性半導体記憶装置。
IPC (3件):
G11C 16/02 ,  G06F 12/06 525 ,  G11C 16/06
FI (3件):
G11C 17/00 613 ,  G06F 12/06 525 B ,  G11C 17/00 633 A
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る