特許
J-GLOBAL ID：200903071591570188
キャパシタの形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-102048
公開番号（公開出願番号）：特開2000-294745
出願日： 1999年04月09日
公開日（公表日）： 2000年10月20日
要約：
【要約】【課題】 シリンダ型の下部電極の露出面の全面においてHSG-Siを良好に成長させることが可能なキャパシタの形成方法を提供する。【解決手段】 半導体基板11上のシリンダコア層17に孔状のコアパターン17aを形成し、このコアパターン17aを覆う状態で非晶質シリコン膜18を形成する。コアパターン17aの内壁に非晶質シリコン膜18を残す状態で、シリンダコア層17上の非晶質シリコン膜18を除去し、コアパターン17aの内壁に非晶質シリコン膜18からなる下部電極を形成する。コアパターン17aを構成するシリンダコア層17をエッチング除去した後、下部電極の表面に成長した自然酸化膜及び下部電極を構成する非晶質シリコンの表面層をエッチング除去する。しかる後、下部電極の表面にHSG-Siを成長させる。
請求項（抜粋）：
基板上に形成された孔状または島状のコアパターンを覆う状態で非晶質シリコン膜を形成する第1工程と、前記コアパターンの側壁に前記非晶質シリコン膜を残す状態で当該非晶質シリコン膜を除去し、当該コアパターンの側壁に残った当該非晶質シリコン膜を周壁としたシリンダ型の下部電極を形成する第2工程と、前記コアパターンをエッチング除去する第3工程と、前記下部電極の表面に成長した自然酸化膜及び当該下部電極を構成する非晶質シリコンの表面層をエッチング除去する第4工程と、前記下部電極の表面にシリコンの半球グレインを成長させる第5工程とを行うことを特徴とするキャパシタの形成方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
5F083AD24
, 5F083AD61
, 5F083AD62
, 5F083GA27
, 5F083GA30
, 5F083JA32
, 5F083MA06
, 5F083MA17
, 5F083NA02
, 5F083PR03
, 5F083PR05
, 5F083PR21
, 5F083PR40
