特許
J-GLOBAL ID：200903071795771271
半導体装置及びそのダミーパターンの配置方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
徳丸 達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-021084
公開番号（公開出願番号）：特開2004-235357
出願日： 2003年01月29日
公開日（公表日）： 2004年08月19日
要約：
【課題】チップ内では高い均一性を、スクライブ線では高い対チッピング耐性をもった金属の化学的機械的研磨(CMP)用のダミーパターンを提供することにある。【解決手段】チップ内部では、自動発生時に高い均一性で発生することができる正方形の桂馬とび配置のダミーパターンを、スクライブ線上には高い対チッピング耐性をもった格子状配置の矩形ダミーパターンを形成する。多層配線を有する場合は異なる配線層のスクライブ線上のダミーパターンをビアで結合する。【選択図】 図1
請求項（抜粋）：
半導体ウエハー上に形成された集積回路であって、前記集積回路はウエハーから切り出す際の切りしろとなるスクライブ線領域と機能素子を有するチップ内領域に分かれており、前記集積回路の配線層には、前記チップ内領域内に正方形からなるダミーパターンを配置し、前記スクライブ線領域内には矩形のダミーパターンを配置することを特徴とする半導体装置のダミーパターンの配置方法。
IPC (5件)：
H01L21/3205
, H01L21/301
, H01L21/82
, H01L21/822
, H01L27/04
H01L21/88 S
, H01L21/88 K
, H01L27/04 A
, H01L21/82 W
, H01L21/78 L
5F033UU03
, 5F033VV01
, 5F033XX00
, 5F033XX01
, 5F038CA06
, 5F038CA13
, 5F038CA17
, 5F038CA18
, 5F038CD20
, 5F038EZ19
, 5F038EZ20
, 5F064DD02
, 5F064DD10
, 5F064DD15
, 5F064EE22
, 5F064EE27
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
