特許
J-GLOBAL ID：200903072126813003

半導体装置の製造方法

発明者：
佐藤 豪一

佐藤 豪一 について

, 
和泉 亮

和泉 亮 について

, 
松村 英樹

松村 英樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012664
公開番号（公開出願番号）：特開2000-216165
出願日： 1999年01月21日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 半導体装置の製造方法に関し、低温で成膜した絶縁膜を低温アニールによって改質し、また、製造装置系の構成を簡素化する。【解決手段】 基体1上に絶縁膜5を堆積したのち、触媒からなる抵抗発熱体3に水素ガス2を吹きつけ、抵抗発熱体3と水素ガス2との接触反応によって水素ガス2の少なくとも一部を分解し、分解によって生成された活性種4の雰囲気中に絶縁膜5を晒す。
請求項（抜粋）：
基体上に絶縁膜を堆積したのち、触媒からなる抵抗発熱体に水素ガスを吹きつけ、前記抵抗発熱体と水素ガスとの接触反応によって水素ガスの少なくとも一部を分解し、分解によって生成された活性種の雰囲気中に前記絶縁膜を晒すことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/324 ,  H01L 21/31 ,  H01L 21/316 ,  H01L 21/365 ,  H01L 29/78
FI (8件)：
H01L 21/324 R ,  H01L 21/324 P ,  H01L 21/324 Z ,  H01L 21/31 B ,  H01L 21/316 X ,  H01L 21/316 P ,  H01L 21/365 ,  H01L 29/78 301 T
Fターム (61件)：
5F040DA00 ,  5F040DB01 ,  5F040EC07 ,  5F040ED03 ,  5F040EF02 ,  5F040FA05 ,  5F040FB02 ,  5F040FC11 ,  5F040FC18 ,  5F045AA03 ,  5F045AA06 ,  5F045AB32 ,  5F045AB33 ,  5F045AB34 ,  5F045AB40 ,  5F045AC01 ,  5F045AC12 ,  5F045AD07 ,  5F045AE17 ,  5F045AF01 ,  5F045AF03 ,  5F045AF10 ,  5F045BB16 ,  5F045CA05 ,  5F045CA15 ,  5F045DC63 ,  5F045DP01 ,  5F045DP02 ,  5F045DP03 ,  5F045DQ10 ,  5F045HA16 ,  5F045HA21 ,  5F045HA22 ,  5F058BA01 ,  5F058BA11 ,  5F058BB04 ,  5F058BB05 ,  5F058BC01 ,  5F058BC02 ,  5F058BC03 ,  5F058BC07 ,  5F058BC08 ,  5F058BC11 ,  5F058BF01 ,  5F058BF02 ,  5F058BF04 ,  5F058BF11 ,  5F058BF12 ,  5F058BF21 ,  5F058BF22 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF30 ,  5F058BH01 ,  5F058BH02 ,  5F058BH03 ,  5F058BH04 ,  5F058BH05 ,  5F058BJ01 ,  5F058BJ10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM