特許
J-GLOBAL ID：200903072222272218

半導体装置の製造方法

発明者：
坂田 豊和

坂田 豊和 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-183020
公開番号（公開出願番号）：特開2005-019721
出願日： 2003年06月26日
公開日（公表日）： 2005年01月20日
要約：
【課題】ポーラスLow-k膜を層間絶縁膜に用いた配線層形成時に生じる空孔起因の問題点を回避する。【解決手段】犠牲酸化膜104に形成した配線溝108を用いて配線113を形成する。配線層形成の型として用いた犠牲酸化膜をエッチングにより除去した後、犠牲酸化膜を除去した領域にポーラスLow-k膜を充填することにより、層間絶縁膜を形成する。【選択図】 図1
請求項（抜粋）：
多層配線を形成するにあたり、犠牲膜を用いて配線層を形成した後、前記犠牲膜を除去する工程と、 前記犠牲膜が形成されていた領域に低誘電率膜を層間絶縁膜として形成する工程とを具える ことを特徴とする半導体装置の製造方法。
IPC (1件)：
H01L21/768
FI (1件)：
H01L21/90 P
Fターム (43件)：
4K030BA48 ,  4K030LA02 ,  4K030LA15 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP16 ,  5F033PP23 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033RR00 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033SS22 ,  5F033XX01 ,  5F033XX02 ,  5F033XX20 ,  5F033XX24 ,  5F033XX28 ,  5F033XX31
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM