特許
J-GLOBAL ID：200903072784053810
積層型チップキャパシタ及び積層型チップキャパシタの容量調節方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (4件)：
龍華 明裕
, 飯山 和俊
, 明石 英也
, 東山 忠義
公報種別：公開公報
出願番号（国際出願番号）：特願2008-248381
公開番号（公開出願番号）：特開2009-088517
出願日： 2008年09月26日
公開日（公表日）： 2009年04月23日
要約：
【課題】使用条件によって求められる静電容量を、使用者が直接選択できる積層型チップキャパシタを提供する。【解決手段】容量調節型積層型チップキャパシタ10は複数の誘電体層が積層されて形成されたキャパシタ本体11を含む。複数対の第1及び第2内部電極は上記キャパシタ本体内で上記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置される。複数対の第1及び第2外部電極18a,18b,19a,19bは上記第1及び第2内部電極に連結されるよう上記キャパシタ本体の表面に形成される。上記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、上記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結される。これにより、外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来る。【選択図】図1
請求項（抜粋）：
複数の誘電体層が積層されて形成されたキャパシタ本体と、
前記キャパシタ本体内で前記誘電体層を介して相違する極性の内部電極が相互対向するよう交互に配置された複数対の第1及び第2内部電極と、
前記キャパシタ本体の表面に形成された複数対の第1及び第2外部電極とを含み、
前記第1及び第2内部電極は少なくとも一対の第1及び第2内部電極を有する複数のグループに分けられ、前記各グループの第1及び第2内部電極は相違する対の第1及び第2外部電極にそれぞれ連結され、
これにより外部電源ラインに連結される第1及び第2外部電極の選択によって少なくとも異なる2個の容量値を有することが出来ることを特徴とする容量調節型積層型チップキャパシタ。
IPC (3件)：
H01G 4/30
, H01G 4/12
, H01G 4/38
H01G4/30 301D
, H01G4/12 352
, H01G4/38 A
, H01G4/30 301C
5E001AB03
, 5E001AC02
, 5E001AF02
, 5E082AA01
, 5E082AB03
, 5E082BC11
, 5E082CC03
, 5E082EE01
, 5E082FG06
, 5E082FG26
, 5E082GG01
, 5E082GG10
