特許
J-GLOBAL ID：200903072973639052

動きベクトル検出装置

発明者：
兵頭 正晃

兵頭 正晃 について

, 
草尾 寛

草尾 寛 について

, 
藤原 陽一

藤原 陽一 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 藤本 英介
公報種別：公開公報
出願番号（国際出願番号）：特願平10-184017
公開番号（公開出願番号）：特開2000-023163
出願日： 1998年06月30日
公開日（公表日）： 2000年01月21日
要約：
【要約】【課題】 動きベクトル探索のブロックマッチング演算に用いる画素を間引いて演算量を減らし、かつ演算ユニット間に設置されたデータ遅延器の回路規模も大幅に小さくすることを可能とする。【解決手段】 符号化画素値は符号化メモリ1に格納された後、ブロック単位に横方向にPE6,7に入力される。参照画素値は参照メモリ2に蓄積され、参照レジスタ4,5に入力され、PE6,7に入力される。PE6では参照レジスタ4,5の出力と符号化画素値との差分絶対値演算が行われる。PE7では差分絶対値演算が行われるとともにデータ遅延器8で5クロック遅延したPE6の差分絶対値演算結果との加算結果が出力される。PE7から符号化ブロックと予測ブロック候補とのAEが出力される。
請求項（抜粋）：
符号化ブロックを構成する画素のうち、所定のパターンでサブサンプリングされた代表画素値を用いて、探索領域の全予測ブロック候補についてブロックマッチングを行い、符号化ブロックに最も合致する予測ブロックを求めて動きベクトルを検出する動きベクトル検出装置において、符号化ブロックを格納する符号化メモリと、予測ブロック候補の参照画像値を格納する参照メモリと、符号化メモリと参照メモリの入出力を制御するメモリコントローラと、前記参照メモリの参照画素値を格納する参照レジスタと、データの出力タイミングを遅延させる複数のデータ遅延器と、該データ遅延器を介して直列に接続された複数の演算ユニットとを備え、前記メモリコントローラは、サブサンプリングされた符号化ブロックの代表画素値を前記符号化メモリから前記演算ユニットに分散出力させるとともに、前記サブサンプリングのパターンに基づいて、前記参照メモリから前記符号化ブロックの代表画素値に対応する予測ブロック候補の参照画素値を読み出して、前記参照レジスタに探索領域内の全予測ブロック候補の参照画素値を順に入力し、前記演算ユニットは、前記サブサンプリングされた符号化ブロックの画素値を保持し、該符号化ブロックの画素値と、該画素値に対応する前記参照レジスタの画素値との間の誤差量を求める演算を行い、これら誤差量を他の演算ユニットの出力値に累積加算し、前記データ遅延器は、前段の演算ユニットを出力した誤差値を、後段の演算ユニットで同一予測ブロック候補における誤差量に累積加算されるように出力タイミングを調整し、最終段の演算ユニットを出力した誤差量の中で最小値を有する予測ブロック候補を予測ブロックとして動きベクトルを決定することを特徴とする動きベクトル検出装置。
Fターム (18件)：
5C059KK15 ,  5C059KK19 ,  5C059KK49 ,  5C059LB05 ,  5C059MA27 ,  5C059NN01 ,  5C059NN03 ,  5C059NN28 ,  5C059NN31 ,  5C059TA62 ,  5C059TA63 ,  5C059TB08 ,  5C059TC03 ,  5C059TC12 ,  5C059TD05 ,  5C059TD06 ,  5C059UA34 ,  5C059UA38
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM