特許
J-GLOBAL ID:200903073562631707

電子部品およびその実装方法

発明者:
出願人/特許権者:
代理人 (1件): 川久保 新一
公報種別:公開公報
出願番号(国際出願番号):特願平10-173872
公開番号(公開出願番号):特開平11-354667
出願日: 1998年06月05日
公開日(公表日): 1999年12月24日
要約:
【要約】【課題】 半導体集積回路を実装する場合、極めて高密度に実装することができ、高性能な冷却構造をとることが可能であり、しかも、異なるデバイスプロセス技術で作製されたチップと、受動部品また光部品とを小さなエリアに混載させることが可能な電子部品およびその実装方法を提供することを目的とするものである。【解決手段】 半導体チップをシリコンウエハ基板に搭載し、このシリコンウエハ基板に絶縁膜を形成し、半導体チップの電極パッド部分にのみ対応する絶縁膜にスルーホールを設け、このスルーホールと絶縁膜とに導体膜を堆積し、この導体膜をパタン形成することによって配線パタンを形成するものである。
請求項(抜粋):
半導体チップをウエハ基板に搭載する半導体チップ搭載段階と;上記半導体チップと上記ウエハ基板との上に、半導体プロセス技術を用いて絶縁膜を形成する絶縁膜形成段階と;半導体プロセスのフォトリソグラフィー工程とエッチング工程とによって、上記半導体チップの電極パッド部分にのみスルーホールを設けるスルーホール設置段階と;上記スルーホール設置段階の後に、上記絶縁膜と上記スルーホールとに導体膜を堆積する導体膜体積段階と;リソグラフィー工程によって、上記堆積された導体膜をパタン形成することによって配線パタンを形成する配線パタン形成段階と;を有することを特徴とする電子部品の実装方法。
引用特許:
審査官引用 (8件)
  • 特開平3-142869
  • 特開平4-363058
  • 特開平2-229454
全件表示

前のページに戻る