特許
J-GLOBAL ID：200903073576118565
静電放電保護回路を有する電子装置
発明者：
,
出願人/特許権者：
代理人 (3件)：
津軽 進
, 宮崎 昭彦
, 笛田 秀仙
公報種別：公表公報
出願番号（国際出願番号）：特願2006-502435
公開番号（公開出願番号）：特表2006-517678
出願日： 2004年02月06日
公開日（公表日）： 2006年07月27日
要約：
本発明の目的は、製造中における静電放電破壊保護をなすとともに、電蝕の問題を回避しつつ、製造後の電子装置の通常使用中において消費電力を極力抑えることである。各画素12を指定する行及び列アドレスライン18,20が配列された画素12のアレイを有する電子装置10。各アドレスラインは、放電回路38を介し放電ライン30,32に接続される。この回路は、アドレスラインが第1放電ラインの電位より低い電位にあるときにアドレスラインと第1放電ライン30との間において電荷の通過を、アドレスラインが第2放電ラインの電位より高い電位にあるときにアドレスラインと第2放電ライン32との間における電荷の通過を許容する。放電エレメントは、装置の通常動作において電気的フローティング状態とされる構成、或いは、装置の通常動作において生じる放電デバイスの漏れ電流を周辺回路において使用可能なように導通させる導電路を有する。
請求項（抜粋）：
各々がスイッチング素子を有し基板上に行列配置にて設けられた画素のアレイと、各画素をアドレス指定するための複数の行及び列アドレスラインとを有する電子装置であって、
当該行及び列アドレスラインの各々は、第1放電デバイスを介して第1放電エレメントに接続され、第2放電デバイスを介して第2放電エレメントに接続され、
前記第1放電デバイスは、前記アドレスラインが前記第1放電エレメントの電位を下回る電位にあるときに前記アドレスラインと前記第1放電エレメントとの間の電荷の通過を許容し、
前記第2放電デバイスは、前記アドレスラインが前記第2放電エレメントの電位を上回る電位にあるときに前記アドレスラインと前記第2放電エレメントとの間の電荷の通過を許容し、
前記第1及び第2放電エレメントの少なくとも一方は、当該電子装置の通常動作において電気的フローティング状態とされる構成を有する、
電子装置。
IPC (5件)：
G09G 3/36
, G09G 3/20
, G02F 1/136
, G02F 1/134
, G02F 1/133
G09G3/36
, G09G3/20 611A
, G09G3/20 670A
, G09G3/20 621Z
, G09G3/20 622B
, G09G3/20 623B
, G09G3/20 621M
, G02F1/1368
, G02F1/1343
, G02F1/1345
, G02F1/133 550
2H092GA61
, 2H092GA64
, 2H092JA24
, 2H092JB79
, 2H092NA13
, 2H092NA14
, 2H092NA17
, 2H092PA06
, 2H093NA16
, 2H093NC34
, 2H093ND39
, 2H093ND48
, 2H093ND60
, 2H093NE03
, 5C006BB16
, 5C006BC02
, 5C006BC03
, 5C006BC11
, 5C006BC20
, 5C006BF24
, 5C006BF34
, 5C006EB01
, 5C006EB05
, 5C006FA47
, 5C080AA10
, 5C080BB05
, 5C080DD15
, 5C080DD19
, 5C080DD26
, 5C080FF11
, 5C080JJ03
