特許
J-GLOBAL ID：200903073669258502
ダイナミックRAMセルキャパシタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-072636
公開番号（公開出願番号）：特開平11-330399
出願日： 1999年03月17日
公開日（公表日）： 1999年11月30日
要約：
【要約】【課題】 ストレージノードコンタクトホールの入口にアンダーカットの発生を防止し、後続洗浄工程等でストレージノードが倒れることが防止できるDRAMセルキャパシタの製造方法を提供する。【解決手段】 本発明は、セルトランジスタを含めて半導体基板100上に絶縁層が形成され、絶縁層がエッチングされてストレージノードコンタクトホール110d〜110fが形成され、コンタクトホールに第1導電層で満たしてストレージノードコンタクトプラグ122a〜122dが形成され、絶縁層の一部厚さをエッチングして突出された形態のコンタクトプラグ122a〜122dが形成され、突出された形態のコンタクトプラグを含め絶縁層上に第2導電層が形成され、第2導電層をパターニングして突出された形態のコンタクトプラグと電気的に接続されるストレージノード124eが形成されることを特徴とする。
請求項（抜粋）：
ゲート電極が形成された半導体基板上に前記ゲート電極を含めて絶縁層を形成する段階と、前記絶縁層をエッチングして前記ゲート電極間の半導体基板が露出されるようにストレージノードコンタクトホールを形成する段階と、前記ストレージノードコンタクトホールに第1導電層で充填してストレージノードコンタクトプラグを形成する段階と、前記絶縁層の一定厚さをエッチングして前記コンタクトプラグの一部を露出させて突出された形態のコンタクトプラグを形成する段階と、前記突出された形態のコンタクトプラグを含めて絶縁層上に第2導電層を形成する段階と、前記第2導電層をパターニングして前記突出された形態のコンタクトプラグと電気的に接続されるストレージノードを形成する段階とを含むことを特徴とするDRAMセルキャパシタの製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
