特許
J-GLOBAL ID:200903073985611559
高電圧デバイス並びに静電気保護回路用高電圧デバイス
発明者:
,
出願人/特許権者:
代理人 (1件):
西脇 民雄
公報種別:公開公報
出願番号(国際出願番号):特願2005-055520
公開番号(公開出願番号):特開2006-245093
出願日: 2005年03月01日
公開日(公表日): 2006年09月14日
要約:
【課題】従来の高電圧デバイスよりも高い頑健性を有する静電気放電保護回路のための高電圧デバイスを提供する。【解決手段】静電気放電保護回路用高電圧デバイスを提供するもので、シリコン層を基板上に配置し、第1タイプウエルと第2タイプウエルを前記シリコン層内に配置する。第2タイプウエルの低ドーピング領域は前記第1タイプウエルの隣に位置させ、前記第2タイプウエルの高ドーピング領域は前記第1タイプウエルの一部と前記低ドーピング領域の下に位置する。ゲート構造を前記第1タイプウエルの一部と前記低ドーピング領域の上に配置し、第2タイプの第1ドーピング領域と第2タイプの第2ドーピング領域は前記低ドーピング領域と前記第1タイプウエル内で前記ゲート構造の両側に配置する。絶縁分離構造を前記低ドーピング領域内に配置し、第1タイプドーピング領域を前記第1タイプウエル内に配置する。【選択図】図8
請求項(抜粋):
第1タイプ基板;
前記第1タイプ基板内に配置した第1タイプエピタキシャルシリコン層;
前記第1タイプエピタキシャルシリコン層内に配置した第1タイプウエル;
前記第1タイプエピタキシャルシリコン層内に配置した第2タイプウエルで、その第2タイプウエルは、前記第1タイプウエルに隣接する第2タイプ低濃度ドーピング領域と、前記第1タイプウエルの一部と前記第2タイプ低濃度ドーピング領域の下に配置した第2タイプ高濃度ドーピング領域からなるもの;
前記第1タイプウエルの一部と前記第2タイプ低濃度ドーピング領域の上に配置したゲート構造;
それぞれ前記第2タイプ低濃度ドーピング領域と前記第1タイプウエル内で且つ前記ゲート構造の両側に配置した第2タイプの第1ドーピング領域と第2タイプの第2ドーピング領域;
前記第2タイプ低濃度ドーピング領域内で、且つ前記ゲート構造と前記第2タイプの第1ドーピング領域との間に配置した第1絶縁分離構造;並びに、
前記第1タイプウエル内で、且つ前記第2タイプの第2ドーピング領域に隣接して配置した第1タイプドーピング領域からなる静電気放電保護回路用高電圧デバイス。
IPC (3件):
H01L 29/78
, H01L 27/04
, H01L 21/822
FI (3件):
H01L29/78 301D
, H01L27/04 H
, H01L29/78 301K
Fターム (25件):
5F038BH07
, 5F038BH13
, 5F038EZ20
, 5F140AA31
, 5F140AA38
, 5F140AB01
, 5F140AB04
, 5F140AB07
, 5F140AC21
, 5F140BA01
, 5F140BA16
, 5F140BC12
, 5F140BD19
, 5F140BF44
, 5F140BH05
, 5F140BH15
, 5F140BH17
, 5F140BH30
, 5F140BH43
, 5F140BH47
, 5F140CB01
, 5F140CB04
, 5F140CB08
, 5F140CD02
, 5F140DA08
引用特許:
審査官引用 (6件)
-
高耐圧半導体装置
公報種別:公開公報
出願番号:特願平9-186836
出願人:株式会社東芝
-
LDMOSデバイスおよび製造方法
公報種別:公開公報
出願番号:特願平9-126006
出願人:テキサスインスツルメンツインコーポレイテツド
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平7-297148
出願人:株式会社デンソー
-
電界効果トランジスタ
公報種別:公開公報
出願番号:特願平4-277436
出願人:テキサスインスツルメンツインコーポレイテツド
-
半導体装置
公報種別:公開公報
出願番号:特願2002-145903
出願人:富士電機株式会社
-
特公昭59-024550
全件表示
前のページに戻る