半導体装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：酒井昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2002-145903
公開番号（公開出願番号）：特開2003-338604
出願日： 2002年05月21日
公開日（公表日）： 2003年11月28日
要約：

【要約】【課題】統合型のインテリジェントスイッチデバイス、複統合型の入力信号・伝達ICまたは統合型のパワーICなどに用いられる横型MOSFETにおいて、複雑な分離構造を用いずに、より小さいチップ面積でESD耐量およびサージ耐量を高くすること。【解決手段】表面電極48によりベースとエミッタをショートし、かつP型エピタキシャル成長層43およびP型半導体基板44をコレクタとする縦型バイポーラトランジスタの前記表面電極48と、横型MOSFETのドレイン電極52とを金属電極配線54により電気的に接続し、高ESD電圧や高サージ電圧が印加されたときに、縦型バイポーラトランジスタの動作によりESDおよびサージエネルギーを吸収するとともに、破壊に至る横型MOSFETの降伏耐圧以下の電圧に制限する。

請求項（抜粋）：

半導体基板上に形成された第1のウェル領域および第2のウェル領域と、前記第1のウェル領域に形成された横型MOSFETと、前記第2のウェル領域に形成された縦型サージ吸収素子と、前記横型MOSFETのソース電極またはドレイン電極と前記縦型サージ吸収素子の表面電極とを電気的に接続する金属電極配線と、を具備することを特徴とする半導体装置。

IPC (8件)：

H01L 27/06 311 , H01L 27/06 , H01L 21/822 , H01L 21/8222 , H01L 21/8234 , H01L 21/8249 , H01L 27/04 , H01L 29/78

FI (10件)：

H01L 27/06 311 C , H01L 27/06 321 A , H01L 27/06 102 A , H01L 27/06 101 U , H01L 27/06 101 P , H01L 29/78 301 K , H01L 29/78 301 D , H01L 27/04 H , H01L 27/04 E , H01L 27/04 F

Fターム (60件)：

5F038AR09 , 5F038AV06 , 5F038BH05 , 5F038BH06 , 5F038BH13 , 5F038CA10 , 5F038CA12 , 5F038CD04 , 5F038DF02 , 5F038DF04 , 5F038DF12 , 5F038EZ12 , 5F038EZ13 , 5F038EZ14 , 5F038EZ20 , 5F048AA02 , 5F048AA05 , 5F048AA10 , 5F048AC07 , 5F048BA02 , 5F048BB01 , 5F048BB05 , 5F048BC01 , 5F048BE02 , 5F048BE09 , 5F048BG12 , 5F048CA03 , 5F048CA14 , 5F048CC06 , 5F048CC10 , 5F048CC13 , 5F048CC15 , 5F048CC18 , 5F082AA31 , 5F082BA04 , 5F082BA26 , 5F082BA31 , 5F082BA41 , 5F082BA47 , 5F082BC01 , 5F082BC09 , 5F082BC11 , 5F082DA09 , 5F082FA16 , 5F140AA31 , 5F140AA38 , 5F140AB03 , 5F140AB06 , 5F140AB07 , 5F140AB10 , 5F140AC21 , 5F140BA01 , 5F140BC12 , 5F140BF44 , 5F140BH17 , 5F140CA10 , 5F140CB01 , 5F140CB08 , 5F140DA01 , 5F140DA08

引用特許：

審査官引用 (11件)

特開平1-166562
半導体装置
公報種別：公開公報出願番号：特願平5-169135 出願人：日本電装株式会社
特開平3-234052

全件表示

前のページに戻る