特許
J-GLOBAL ID：200903074170866320
半導体製造装置およびデバイス製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 哲也 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-347979
公開番号（公開出願番号）：特開2000-164480
出願日： 1998年11月24日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 インターロックの無効化を迅速に行えるようにし、また、スループットを落とさずに安全確保を図る。【解決手段】 保護手段が設けられており、該保護手段の一部が機能を一時的に喪失したことに応じて、対応する装置部分の動作を停止させるインターロック手段1、2、21を備えた半導体製造装置において、インターロック手段によるインターロックを無効にするインターロック無効スイッチ5を設ける。また、開閉しもしくは取外し可能な扉もしくはカバーによる開閉部が設けられた半導体製造装置において、開閉部を開けて良い所定のタイミングにおいてのみ解除されるように開閉部をロックする手段を設け、あるいは開閉部を開けて良いタイミングを知らせる通知手段を設ける。
請求項（抜粋）：
保護手段が設けられており、該保護手段の一部が機能を一時的に喪失したことに応じて、対応する装置部分の動作を停止させるインターロック手段を備えた半導体製造装置において、前記インターロック手段によるインターロックを無効にするインターロック無効スイッチを具備することを特徴とする半導体製造装置。
Fターム (3件)：
5F046DA26
, 5F046DB02
, 5F046DD06
