特許
J-GLOBAL ID：200903074203340159

薄膜半導体装置の製造方法

発明者：
國井 正文

國井 正文 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2007-192740
公開番号（公開出願番号）：特開2009-032757
出願日： 2007年07月25日
公開日（公表日）： 2009年02月12日
要約：
【課題】低い基板温度であっても成膜速度を維持して膜厚方向の結晶化率が安定した結晶性のシリコン薄膜を基板上に成膜可能で、これにより基板上への結晶性のシリコン薄膜の直接成膜を産業上において実用化すると共に、このシリコン薄膜を用いることで高性能化が図られた薄膜半導体装置の製造方法を提供する。【解決手段】SinH2n+2(n=2,3,...)で表される高次シラン系ガスと水素ガスとを成膜ガスに用いたプラズマCVD法により、結晶構造を含むシリコン薄膜を基板上に成膜する成膜工程S2を行う。また前工程として、前記核生成工程では、SinH2n+2(n=2,3,...)で表される高次シラン系ガスとハロゲン化ゲルマニウムガスとを成膜ガスに用いた反応性熱CVD法またはプラズマCVD法によって基板上に結晶核を生成するための核生成工程S1を行う。【選択図】図1
請求項（抜粋）：
SinH2n+2(n=2,3,...)で表される高次シラン系ガスと水素ガスとを成膜ガスに用いたプラズマCVD法により、結晶構造を含むシリコン薄膜を基板上に成膜する工程を行う ことを特徴とする薄膜半導体装置の製造方法。
IPC (3件)：
H01L 21/205 ,  H01L 21/336 ,  H01L 29/786
FI (2件)：
H01L21/205 ,  H01L29/78 618A
Fターム (65件)：
5F045AA08 ,  5F045AB03 ,  5F045AC01 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AC19 ,  5F045AD07 ,  5F045AD08 ,  5F045AE19 ,  5F045AE21 ,  5F045BB07 ,  5F045CB02 ,  5F110AA17 ,  5F110AA28 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110CC07 ,  5F110CC08 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE30 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG14 ,  5F110GG25 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG45 ,  5F110GG52 ,  5F110GG57 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK09 ,  5F110HK15 ,  5F110HK25 ,  5F110HK35 ,  5F110HL06 ,  5F110HL23 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN14 ,  5F110NN16 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN72 ,  5F110QQ09 ,  5F110QQ12 ,  5F110QQ23 ,  5F110QQ25
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM