特許
J-GLOBAL ID:200903074221542940
ゲ-トにド-ピングを施し、非常に浅いソ-ス/ドレイン拡張部を作成する方法および結果として得られる半導体
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
坂口 博 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-117714
公開番号(公開出願番号):特開2000-036596
出願日: 1999年04月26日
公開日(公表日): 2000年02月02日
要約:
【要約】【課題】 ゲートにドーピングを施し、非常に浅いソース/ドレイン拡張部を作成する方法および結果として得られる半導体を提供すること。【解決手段】 本発明は、ゲート誘電体境界面まで貫通して非常に狭いポリシリコン・ゲートに同時に高ドープを施しながら、非常に浅いソース/ドレイン(S/D)拡張部を形成する方法に関する。また、本発明は、結果として得られる半導体にも関する。
請求項(抜粋):
半導体にドーピングを施す方法において、a)少なくとも1つのゲート・スタックと、少なくとも1つのソース/ドレイン領域とを含む層を設けるステップと、b)少なくとも1つのゲート・スタックとソース/ドレイン領域に同時にドーピングを施すステップとを含む方法。
IPC (4件):
H01L 29/78
, H01L 21/336
, H01L 21/8238
, H01L 27/092
FI (2件):
H01L 29/78 301 P
, H01L 27/08 321 E
引用特許:
審査官引用 (7件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平7-292614
出願人:日本電気株式会社
-
特開平4-085926
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平7-249112
出願人:ソニー株式会社
全件表示
前のページに戻る