特許

J-GLOBAL ID：200903074273623999

半導体装置およびその製造方法

発明者： 八木 良太郎 ,  中尾 雄一 ,  西村 勇
出願人/特許権者： ローム株式会社
代理人 (2件)： 稲岡 耕作 ,  川崎 実夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-001526
公開番号（公開出願番号）：特開2008-171886
出願日： 2007年01月09日
公開日（公表日）： 2008年07月24日
要約：

【課題】上部電極のエッチングを生じることなく、容量膜に下部電極とのコンタクトのための開口を確実に形成することができる、半導体装置およびその製造方法を提供する。【解決手段】半導体装置1では、上部電極5が容量膜4を挟んで下部電極3の一部と対向配置されている。上部電極5上には、容量膜4と同じ材料からなる保護膜6が積層されている。容量膜4および保護膜6上に層間絶縁膜7が形成される場合、層間絶縁膜7には、容量膜4および保護膜6をそれぞれ部分的に露出させる下部電極コンタクトホール8および上部電極コンタクトホール11が形成される。そして、層間絶縁膜7をマスクとして、容量膜4および保護膜6がエッチングされることにより、容量膜4および保護膜6にそれぞれ下部電極3および上部電極5とのコンタクトのための開口9,12が形成される。【選択図】図1

請求項（抜粋）：

金属材料からなる下部電極と、 絶縁材料からなり、前記下部電極上に積層される容量膜と、 金属材料からなり、前記容量膜を挟んで前記下部電極に対向し、その対向方向に見る平面視で前記下部電極よりも小さい外形を有する上部電極と、 前記容量膜と同じ材料からなり、前記上部電極上に積層される保護膜とを含むことを特徴とする、半導体装置。

IPC (2件)：

H01L 21/822 ,  H01L 27/04

FI (1件)：

H01L27/04 C

Fターム (7件)：

5F038AC05 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-002475   出願人：株式会社東芝

審査官引用 (4件)

• MIMキャパシタの形成方法
  公報種別：公表公報   出願番号：特願2003-525900   出願人：フリースケールセミコンダクターインコーポレイテッド
• 半導体装置の製造方法及び半導体装置
  公報種別：公開公報   出願番号：特願2003-176053   出願人：セイコーエプソン株式会社
• 強誘電体キャパシタの部分的にあるいは完全に被包された上部電極
  公報種別：公開公報   出願番号：特願平9-224075   出願人：ラムトロン・インターナショナル・コーポレーション
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2002-312166   出願人：株式会社ルネサステクノロジ