特許
J-GLOBAL ID：200903074277889918

半導体装置の出力回路調整方法

発明者：
木下 博人

木下 博人 について

, 
藤澤 宏樹

藤澤 宏樹 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (2件)： 鷲頭 光宏 ,  緒方 和文
公報種別：公開公報
出願番号（国際出願番号）：特願2006-232083
公開番号（公開出願番号）：特開2008-060679
出願日： 2006年08月29日
公開日（公表日）： 2008年03月13日
要約：
【課題】単位バッファを並列に使用することにより出力インピーダンスの切り替えが可能な出力回路のインピーダンス精度を高める。【解決手段】電源端子VDDQと出力端子DQとの間にそれぞれ接続されたトランジスタ111P〜11nP及び抵抗R1〜Rnと、電源端子VSSQと出力端子DQとの間にそれぞれ接続されたトランジスタ111N〜11nN及び抵抗R1〜Rnをそれぞれ有する単位バッファ111〜11nを備える。単位バッファ111〜11nに含まれるトランジスタのオン抵抗値は互いに実質的に同一であり、単位バッファ111〜11nに含まれる抵抗R1〜Rnの抵抗値は互いに異なる。抵抗R1〜Rnの抵抗値の違いにより、電源抵抗に起因するインピーダンスのずれを相殺することが可能となる。【選択図】図3
請求項（抜粋）：
電源端子と出力端子との間に直列接続されたトランジスタ及び抵抗を有する単位バッファが、複数個並列に接続された半導体装置の出力回路であって、 前記複数の単位バッファに含まれる前記トランジスタのオン抵抗値が互いに実質的に同一であり、前記複数の単位バッファのうち、少なくとも2つの単位バッファに含まれる前記抵抗の抵抗値が互いに異なることを特徴とする半導体装置の出力回路。
IPC (1件)：
H03K 19/017
FI (2件)：
H03K19/00 101F ,  H03K19/00 101Q
Fターム (16件)：
5J056AA04 ,  5J056AA40 ,  5J056BB01 ,  5J056CC00 ,  5J056CC09 ,  5J056CC17 ,  5J056DD00 ,  5J056DD13 ,  5J056DD29 ,  5J056EE06 ,  5J056EE15 ,  5J056GG09 ,  5J056GG10 ,  5J056GG13 ,  5J056GG14 ,  5J056KK00
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM