特許
J-GLOBAL ID：200903006613288124
半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
発明者：
出願人/特許権者：
代理人 (2件)：
鷲頭 光宏
, 緒方 和文
公報種別：公開公報
出願番号（国際出願番号）：特願2005-011272
公開番号（公開出願番号）：特開2006-203405
出願日： 2005年01月19日
公開日（公表日）： 2006年08月03日
要約：
【課題】 出力回路のキャリブレーション動作に必要な回路規模及びキャリブレーション動作にかかる時間を低減する。【解決手段】 データピンDQに接続された第1及び第2の出力バッファ110,120と、キャリブレーション用ピンZQに接続されたキャリブレーション回路130を備える。第1及び第2の出力バッファ110,120は、それぞれ複数の単位バッファ111〜113及び121〜123によって構成されており、各単位バッファは、互いに同一の回路構成を有している。これにより、キャリブレーション回路130を用いたキャリブレーション動作によって、第1及び第2の出力バッファ110,120のインピーダンスを共通に設定することが可能となることから、キャリブレーション動作に必要な回路規模及びキャリブレーション動作にかかる時間を低減することができる。【選択図】 図1
請求項（抜粋）：
データピンに接続され、少なくともデータ出力時に活性化される第1の出力バッファと、
前記データピンに接続され、少なくともODT動作時に活性化される第2の出力バッファと、
キャリブレーション用ピンに接続され、前記第1及び第2の出力バッファのインピーダンスを共通に設定するキャリブレーション回路とを備えることを特徴とする半導体装置の出力回路。
IPC (1件)：
FI (3件)：
H03K19/00 101J
, H03K19/00 101Q
, H03K19/00 101R
5J056AA04
, 5J056AA40
, 5J056BB52
, 5J056BB59
, 5J056CC00
, 5J056CC09
, 5J056CC17
, 5J056DD00
, 5J056DD13
, 5J056DD29
, 5J056EE06
, 5J056EE15
, 5J056FF08
, 5J056GG13
, 5J056KK00
, 5J056KK01
出願人引用 (3件)
審査官引用 (14件)
全件表示
前のページに戻る
