特許
J-GLOBAL ID：200903074564345414

記憶制御方法及びシステム

発明者：
藤野 修司

藤野 修司 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 特許業務法人ウィルフォート国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-081455
公開番号（公開出願番号）：特開2006-268093
出願日： 2005年03月22日
公開日（公表日）： 2006年10月05日
要約：
【課題】 電子的な情報の記憶を好適に制御できるようにする。【解決手段】 複数の記憶装置のうちの少なくとも一つに通信可能に接続されている一以上の記憶制御装置に通信可能に接続されている管理装置が、一以上の記憶制御装置のうちの少なくとも一つのハードウェアリソースの使用状況に関するリソース情報を参照し、前記リソース情報から前記ハードウェアリソースのうちの未使用部分を特定し、前記特定された未使用部分の全部又は一部が割り当てられた仮想コンピュータである記憶仮想コンピュータを、前記一以上の記憶制御装置の少なくとも一つに設定する。【選択図】図2
請求項（抜粋）：
複数の記憶装置のうちの少なくとも一つに通信可能に接続されている一以上の記憶制御装置のうちの少なくとも一つのハードウェアリソースの使用状況に関するリソース情報を参照し、 前記リソース情報から前記ハードウェアリソースのうちの未使用部分を特定し、 前記特定された未使用部分の全部又は一部が割り当てられた仮想コンピュータである記憶仮想コンピュータを、前記一以上の記憶制御装置の少なくとも一つに設定する、 記憶制御方法。
IPC (4件)：
G06F 13/10 ,  G06F 3/06 ,  G06F 12/00 ,  G06F 9/50
FI (6件)：
G06F13/10 340A ,  G06F3/06 301A ,  G06F12/00 501A ,  G06F12/00 514E ,  G06F12/00 545A ,  G06F9/46 462Z
Fターム (9件)：
5B014EB04 ,  5B065BA01 ,  5B065CA01 ,  5B065CC01 ,  5B065ZA02 ,  5B082CA01 ,  5B082CA13 ,  5B082FA07 ,  5B082HA08
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM