特許

J-GLOBAL ID：200903075685635114

エッチ・バック法を用いた低欠陥SiGeの層移動

発明者： チュ、ジャック、ウン ,  ディミリア、デビッド ,  ファン、リュアン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (3件)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
公報種別：公表公報
出願番号（国際出願番号）：特願2002-537047
公開番号（公開出願番号）：特表2004-512683
出願日： 2001年09月17日
公開日（公表日）： 2004年04月22日
要約：

【課題】エッチ・バック法を用いるが、高濃度にドーピングされたエッチ・ストップ層を一つも追加せずに、望ましい基板上に低欠陥SiGe層を移動することができる方法を提供すること。【解決手段】緩和SiGeオン・インシュレータ(SGOI)上のひずみSiまたはSiGe、あるいはSiGeオンSiへテロ構造の形成方法には、半導体基板上にエピタキシャルSi1-yGey層を成長させること、化学的機械的研磨によって表面を平滑化すること、熱処理によって2つの基板を貼り合わせること、およびSiGe自体をエッチ・ストップとして用いた高選択性エッチングによって、SiGe層を1つの基板からもうひとつの基板へ移動させることが組み込まれている。移動されたSiGe層は、緩和Si1-yGeyや、組成に応じてひずみSi、ひずみSiC、ひずみGeとなるひずみSi1-yGey、ひずみGeC、およびひずみSi1-yGeyCを、あるいはSiGe/Siヘテロ接合ダイオード用の電気的コンタクトを作製する高濃度ドーピング層を、エピタキシャル成長させるために、CMPでその上面が平滑化される。【選択図】図6

請求項（抜粋）：

絶縁体上の緩和SiGe層(30)およびSiGe/Siヘテロ構造の製造方法であって、 第1単結晶半導体基板(10)上に傾斜Si1-xGexエピタキシャル層(20)を形成するステップと、 前記傾斜Si1-xGex層の上に緩和Si1-yGeyエピタキシャル層(30)を形成するステップと、 前記緩和Si1-yGeyエピタキシャル層の表面を平滑化して、自乗平均平方根(RMS)約0.3nm〜約1nmの範囲の表面粗さにするステップと、 主表面の表面粗さがRMS約0.3nm〜約1nmの範囲である、絶縁体を有するか、絶縁体を有していない第2基板(80)を選択するステップと、 前記第1基板上の前記緩和Si1-yGeyエピタキシャル層の前記上面(32)を、前記第2基板の上面(90)に貼り合わせるステップとを含む方法であって、前記貼り合わせるステップが、貼り合わせた界面にわたって十分強固な結合を形成して、単一の力学的な構造を形成するアニーリングのステップと、 を含む方法。

IPC (13件)：

H01L27/12 ,  H01L21/02 ,  H01L21/20 ,  H01L21/331 ,  H01L21/336 ,  H01L21/338 ,  H01L29/161 ,  H01L29/737 ,  H01L29/778 ,  H01L29/786 ,  H01L29/812 ,  H01L29/861 ,  H01L31/10

FI (13件)：

H01L27/12 B ,  H01L21/02 B ,  H01L21/20 ,  H01L29/161 ,  H01L29/80 H ,  H01L29/91 H ,  H01L29/91 F ,  H01L29/78 626C ,  H01L31/10 A ,  H01L29/72 H ,  H01L29/78 618E ,  H01L29/78 618B ,  H01L29/78 627D

Fターム (44件)：

5F003AZ03 ,  5F003BF06 ,  5F003BG06 ,  5F003BJ12 ,  5F003BM01 ,  5F003BP31 ,  5F049MA03 ,  5F049MB03 ,  5F049NA08 ,  5F049NA20 ,  5F049NB01 ,  5F049NB10 ,  5F049SS03 ,  5F049SS10 ,  5F049WA01 ,  5F052DA03 ,  5F052JA01 ,  5F052JA04 ,  5F052JA05 ,  5F052KA01 ,  5F052KB01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK02 ,  5F102GK08 ,  5F102GK09 ,  5F102GQ01 ,  5F102HC01 ,  5F102HC15 ,  5F102HC21 ,  5F110AA16 ,  5F110BB04 ,  5F110DD01 ,  5F110DD02 ,  5F110DD04 ,  5F110DD05 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG19 ,  5F110GG42 ,  5F110QQ17 ,  5F110QQ19

引用特許：

審査官引用 (6件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平10-333601   出願人：松下電器産業株式会社
• 半導体装置,半導体装置の製造方法,半導体基板および半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平10-197911   出願人：株式会社日立製作所
• 半導体ウエーハの製造方法及びSIMSによる分析方法
  公報種別：公開公報   出願番号：特願平5-217985   出願人：信越半導体株式会社
• 絶縁体上にひずみ層を形成する方法
  公報種別：公開公報   出願番号：特願平10-116473   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 半導体基板の製造方法およびこれにより製造された半導体基板
  公報種別：公開公報   出願番号：特願2000-357158   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-338876   出願人：株式会社東芝