特許
J-GLOBAL ID：200903076225490076

半導体集積回路装置及びそのレイアウト設計方法

発明者：
小沼 扶美子

小沼 扶美子 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-183555
公開番号（公開出願番号）：特開2002-009262
出願日： 2000年06月19日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】 ゲートアレイ方式の半導体集積回路装置において、電源分離が必要な複数の回路ブロック間にウェルを伝って電流が流れてしまうことによるノイズや誤動作の発生を防止するためのレイアウト設計方法および当該レイアウト設計方法によって配置された半導体集積回路装置を提供すること。【解決手段】 ゲートアレイ方式の半導体集積回路装置のレイアウト設計方法であり、第一の電源によって動作する第一の回路ブロックと第二の電源によって動作する第二の回路ブロックの少なくとも一部が対向するように配置する場合に、前記第一の回路ブロックと第二の回路ブロック間にあって前記第一の回路ブロックと第二の回路ブロック間をつなぐ方向に伸びる拡散領域が不連続になるように、前記拡散領域の間に基本セルの未配置領域を設けることを特徴とする。
請求項（抜粋）：
ゲートアレイ方式の半導体集積回路装置のレイアウト設計方法であって、第一の電源によって動作する第一の回路ブロックと第二の電源によって動作する第二の回路ブロックの少なくとも一部が対向するように配置する場合に、前記第一の回路ブロックと第二の回路ブロック間にあって前記第一の回路ブロックと第二の回路ブロック間をつなぐ方向に伸びる拡散領域が不連続になるように、前記拡散領域の間に基本セルの未配置領域を設けることを特徴とするレイアウト設計方法。
IPC (5件)：
H01L 27/118 ,  G06F 17/50 658 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822
FI (6件)：
G06F 17/50 658 A ,  G06F 17/50 658 K ,  H01L 21/82 M ,  H01L 27/04 A ,  H01L 27/04 H ,  H01L 27/04 U
Fターム (24件)：
5B046AA08 ,  5B046BA05 ,  5B046BA06 ,  5F038BH18 ,  5F038CA04 ,  5F038CA05 ,  5F038CA09 ,  5F038CA17 ,  5F038CA18 ,  5F038DF12 ,  5F038DF14 ,  5F038EZ20 ,  5F064BB01 ,  5F064BB21 ,  5F064DD02 ,  5F064DD03 ,  5F064DD19 ,  5F064DD20 ,  5F064DD24 ,  5F064DD26 ,  5F064EE06 ,  5F064EE56 ,  5F064HH06 ,  5F064HH12
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM