特許
J-GLOBAL ID：200903076497724378
半導体装置、電子デバイス、電子機器および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
上柳 雅誉
, 藤綱 英吉
, 須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-095975
公開番号（公開出願番号）：特開2004-303992
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：
【課題】工程数の増大を抑制しつつ、積層される半導体チップ間の間隔を増大させる。【解決手段】半導体チップ5aに一体的に形成された突出部5eを半導体チップ5aの裏面に設け、突出部5eを介して半導体チップ5aを半導体チップ4a上にフェースアップ実装し、絶縁性樹脂5cにより突出部5eを半導体チップ4a上に固着する。【選択図】 図1
請求項（抜粋）：
導電性ワイヤ接続用の端子が設けられた基材と、
前記基材上にフェースアップ実装され、導電性ワイヤにより前記基材に設けられた端子と電気的に接続された第1半導体チップと、
裏面に突出部が形成され、前記突出部を介して前記第1半導体チップ上に固着された第2半導体チップとを備えることを特徴とする半導体装置。
IPC (3件)：
H01L25/065
, H01L25/07
, H01L25/18
