特許
J-GLOBAL ID：200903076528297503

半導体素子の製造方法

発明者：
吉田 基彦

吉田 基彦 について

, 
古田 寛

古田 寛 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について

, 
財団法人高知県産業振興センター

財団法人高知県産業振興センター について


代理人 (1件)： 木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2004-259542
公開番号（公開出願番号）：特開2006-080130
出願日： 2004年09月07日
公開日（公表日）： 2006年03月23日
要約：
【課題】 サイドエッチが抑制されたパターニング精度の高い半導体素子の製造方法を提供する。【解決手段】 ガラス基板2上にZnO層3を形成し、ZnO層3を除去する領域に、ZnO層3をエッチングする際に生ずるサイドエッチにより消失される幅より狭い幅を有する複数の矩形マスク5を形成する。ZnO層3を残存させる領域に、サイドエッチにより消失される幅より大きい寸法を有するパターンのマスク4を形成する。複数の細長のマスク5及び上記パターンのマスク4とをエッチングマスクとして、厚さ方向のエッチング速度よりも幅方向のエッチング速度が速い異方性エッチングにより、残存対象のZnO層3に所定のパターンを形成するとともに、除去対象のZnO層3を除去して複数の矩形マスク5を剥離する。【選択図】 図1
請求項（抜粋）：
基板上にエッチング対象膜を形成し、 前記エッチング対象膜の除去対象領域に、該エッチング対象膜をエッチングする際に生ずるサイドエッチにより消失される幅より狭い幅を有する複数のマスクを形成すると共に、前記エッチング対象膜の残存対象領域に、サイドエッチにより消失される幅より大きい寸法を有するパターンのマスクを形成し、 前記複数のマスク及び前記パターンのマスクとをエッチングマスクとして用いて、前記エッチング対象膜の厚さ方向のエッチング速度よりもその幅方向のエッチング速度が速い異方性エッチングにより、前記残存対象領域に所定のパターンを形成するとともに、前記除去対象領域の前記エッチング対象膜を除去して前記複数のマスクを剥離する、ことを特徴とする半導体素子の製造方法。
IPC (1件)：
H01L 21/306
FI (1件)：
H01L21/306 B
Fターム (5件)：
5F043AA18 ,  5F043BB12 ,  5F043CC20 ,  5F043DD18 ,  5F043FF02
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM