半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：金田暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-305702
公開番号（公開出願番号）：特開2001-127270
出願日： 1999年10月27日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 DRAM部及びロジック部を同一基板上に形成したDRAM混載半導体装置(SOC)において、素子全体の高速化を図りつつ、DRAM部においても必要十分な特性を有するSOCを低コストに提供する。【解決手段】少なくともDRAM部及びロジック部のトランジスタのソース・ドレイン領域(10)の全面及びゲート(6)表面に同一工程で同時にシリサイドを形成する。

請求項（抜粋）：

DRAM部及びロジック部を同一基板上に形成したDRAM混載半導体装置において、少なくともDRAM部及びロジック部のトランジスタのソース・ドレイン領域の全面及びゲート表面がシリサイド化されていることを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 , H01L 21/8242 , H01L 21/8238 , H01L 27/092

FI (4件)：

H01L 27/10 621 B , H01L 27/08 321 K , H01L 27/08 321 N , H01L 27/10 681 F

Fターム (33件)：

5F048AA09 , 5F048AB01 , 5F048AB03 , 5F048AC03 , 5F048BA01 , 5F048BB05 , 5F048BB08 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BF15 , 5F048BF16 , 5F048BG11 , 5F048DA25 , 5F083AD10 , 5F083AD42 , 5F083AD49 , 5F083GA02 , 5F083GA28 , 5F083JA35 , 5F083JA39 , 5F083JA40 , 5F083JA53 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083LA10 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083PR06 , 5F083PR34 , 5F083ZA12

引用特許：

審査官引用 (12件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-161671 出願人：日本電気株式会社
特開平4-032260
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-148015 出願人：日本電気株式会社

全件表示

前のページに戻る