特許
J-GLOBAL ID：200903076913945052

半導体装置の製造方法

発明者：
曽祢 修次

曽祢 修次 について

, 
大橋 直史

大橋 直史 について


出願人/特許権者：
株式会社半導体先端テクノロジーズ

株式会社半導体先端テクノロジーズ について


代理人 (3件)： 高田 守 ,  高橋 英樹 ,  大塚 環
公報種別：公開公報
出願番号（国際出願番号）：特願2003-198600
公開番号（公開出願番号）：特開2005-038967
出願日： 2003年07月17日
公開日（公表日）： 2005年02月10日
要約：
【課題】低誘電率多孔質膜を用いる場合にも配線容量及びリーク電流の増大を抑える。【解決手段】下層基板の低誘電率多孔質膜上に、マスクを形成し、このマスクを介して、低誘電率多孔質膜にエッチング行う。その後、250°C〜350°Cの熱処理を行うことにより、低誘電率多孔質膜のダメージを回復させる。あるいは、下層基板の絶縁膜に、低誘電率多孔質膜の開口に接続する開口を形成した後、250°C〜350°Cの熱処理を行い、絶縁膜に開口を形成する際に低誘電率多孔質膜が受けたダメージを回復させる。あるいは、絶縁膜に開口を形成後に、エッチング残渣を除去する薬液処理を行った後、250°C〜350°Cの熱処理を行い、薬液処理よるダメージを回復する。あるいは、低誘電率多孔質膜あるいは絶縁膜の開口に金属配線を形成した後、250°C〜350°Cの熱処理を行い、金属配線形成時のダメージを回復する。【選択図】 図2
請求項（抜粋）：
下層基板に、低誘電率多孔質膜を形成する低誘電率多孔質膜形成工程と、 前記低誘電率多孔質膜上に、所定のパターンの形成されたマスクを形成するマスク形成工程と、 前記マスクを介して、前記低誘電率多孔質膜にエッチングを行うエッチング工程と、 250°C〜350°Cの熱処理を行う熱処理工程と、 を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/768 ,  H01L21/3065
FI (2件)：
H01L21/90 C ,  H01L21/302 105A
Fターム (40件)：
5F004AA07 ,  5F004BD01 ,  5F004DB23 ,  5F004EA03 ,  5F004EB01 ,  5F004EB03 ,  5F004FA01 ,  5F004FA07 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ21 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ92 ,  5F033QQ95 ,  5F033RR01 ,  5F033RR04 ,  5F033RR21 ,  5F033SS11 ,  5F033WW03 ,  5F033XX00 ,  5F033XX24
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM