特許
J-GLOBAL ID:200903077055224402
パターン形成方法、および半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
高山 宏志
公報種別:公開公報
出願番号(国際出願番号):特願2006-347710
公開番号(公開出願番号):特開2008-159892
出願日: 2006年12月25日
公開日(公表日): 2008年07月10日
要約:
【課題】 微細化への対応が可能で、かつプラズマダメージが生じにくいパターン形成方法および半導体装置の製造方法を提供する。【解決手段】 パターン形成方法は、被処理体上に第1の線幅を有する初期パターンが形成されたシリコン表面を、プラズマ処理装置の処理室内でプラズマ酸化処理し、初期パターンの表面にシリコン酸化膜を形成する表面酸化工程と、シリコン酸化膜を除去する酸化膜除去工程と、を繰り返し行なうことにより、被処理体上に、第1の線幅に比べ微細な第2の線幅を持つ目的のパターンを形成する。【選択図】図1
請求項(抜粋):
被処理体上に第1の線幅を有する初期パターンが形成されたシリコン表面を、プラズマ処理装置の処理室内でプラズマ酸化処理し、前記初期パターンの表面にシリコン酸化膜を形成する表面酸化工程と、
前記シリコン酸化膜を除去する酸化膜除去工程と、
を繰り返し行なうことにより、被処理体上に、前記第1の線幅に比べ微細な第2の線幅を持つ目的のパターンを形成することを特徴とする、パターン形成方法。
IPC (5件):
H01L 21/336
, H01L 29/786
, H01L 21/316
, H01L 21/306
, H01L 21/31
FI (6件):
H01L29/78 627C
, H01L21/316 A
, H01L21/306 D
, H01L21/31 A
, H01L21/302 105B
, H01L29/78 618C
Fターム (46件):
5F004BA04
, 5F004BA20
, 5F004BB14
, 5F004DA00
, 5F004DA17
, 5F004DA20
, 5F004DB03
, 5F004EA10
, 5F004EB08
, 5F004FA01
, 5F043AA02
, 5F043BB02
, 5F043FF01
, 5F043GG10
, 5F045AA20
, 5F045AB32
, 5F045AC11
, 5F045AF03
, 5F045CA05
, 5F045DP03
, 5F045EH02
, 5F045EH17
, 5F045HA03
, 5F045HA04
, 5F045HA13
, 5F045HA14
, 5F058BC02
, 5F058BE03
, 5F058BE04
, 5F058BF72
, 5F058BH12
, 5F058BH13
, 5F110AA30
, 5F110CC10
, 5F110DD13
, 5F110EE08
, 5F110EE22
, 5F110EE45
, 5F110FF02
, 5F110FF25
, 5F110GG02
, 5F110GG22
, 5F110GG44
, 5F110QQ01
, 5F110QQ04
, 5F110QQ05
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (4件)