特許

J-GLOBAL ID：200903077109387000

不揮発性半導体記憶装置

発明者： 小林 真一 ,  宮脇 好和 ,  河井 伸治 ,  二ツ谷 知士
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-018547
公開番号（公開出願番号）：特開2001-210808
出願日： 2000年01月27日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】 メモリセルトランジスタの信頼性を維持しつつ、メモリセルアレイの面積の増大を抑制することが可能な不揮発性半導体記憶装置を提供する。【解決手段】 メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックMBL1およびMBL2に分割されている。メモリセルトランジスタが設けられるPウェル領域10.1および10.2と、Pウェル領域を電気的に分離するためのNウェル領域とが設けられる。選択トランジスタTrs1およびTrs2は、Pウェル領域10.1および10.2のうち、対応するサブビット線が結合するメモリセルトランジスタと同一のPウェル領域に設けられる。

請求項（抜粋）：

半導体基板の主表面上に形成される不揮発性半導体記憶装置であって、外部電源電位を受けて、内部電位を生成する内部電源回路と、コマンド信号に応じて、前記不揮発性半導体記憶装置の動作を制御する制御回路と、複数のフローティングゲート型のメモリセルトランジスタが行列状に配置されたメモリセルアレイとを備え、前記メモリセルアレイは、それぞれ、一括して消去動作を行なう単位となる複数のメモリセルブロックに分割され、前記メモリセルブロックごとに対応して前記半導体基板の主表面に設けられ、前記メモリセルブロックに属する前記メモリセルトランジスタが設けられる第1導電型の複数の第1のウェル領域と、前記複数の第1のウェル領域を電気的に分離するための第2導電型の第2のウェル領域と、前記メモリセルアレイの列に対応して、前記複数のメモリセルブロックに共通に設けられる複数の主ビット線と、前記メモリセルブロックごとに前記メモリセルトランジスタの列に対応して設けられ、前記メモリセルトランジスタと結合する複数の副ビット線と、前記副ビット線ごとに対応して設けられ、各々が対応する前記副ビット線と前記複数の主ビット線のうちの対応する主ビット線とを選択的に接続するための複数の選択トランジスタと、前記複数の選択トランジスタのうち選択された選択トランジスタのゲートには導通状態となる電位を、非選択の選択トランジスタのゲートには遮断状態となる電位を与えるセル選択回路とをさらに備え、前記選択トランジスタの各々は、前記複数の第1のウェル領域のうち、前記対応する副ビット線が結合する前記メモリセルトランジスタと同一の第1のウェル領域に設けられる、不揮発性半導体記憶装置。

IPC (8件)：

H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (11件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  G11C 17/00 611 E ,  G11C 17/00 612 E ,  G11C 17/00 612 B ,  G11C 17/00 622 A ,  G11C 17/00 632 Z ,  G11C 17/00 633 C ,  G11C 17/00 633 D ,  G11C 17/00 634 F ,  H01L 29/78 371

Fターム (47件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD05 ,  5B025AD06 ,  5B025AD09 ,  5B025AD10 ,  5B025AD12 ,  5B025AE05 ,  5B025AE06 ,  5B025AE08 ,  5F001AA25 ,  5F001AB08 ,  5F001AD41 ,  5F001AD51 ,  5F001AD61 ,  5F001AE03 ,  5F001AE04 ,  5F001AE08 ,  5F001AE30 ,  5F001AG40 ,  5F083EP02 ,  5F083EP23 ,  5F083EP32 ,  5F083EP77 ,  5F083ER14 ,  5F083ER16 ,  5F083ER19 ,  5F083ER22 ,  5F083GA01 ,  5F083GA09 ,  5F083HA04 ,  5F083KA06 ,  5F083LA08 ,  5F083LA10 ,  5F101BA07 ,  5F101BB05 ,  5F101BD22 ,  5F101BD32 ,  5F101BD36 ,  5F101BE02 ,  5F101BE07 ,  5F101BE11 ,  5F101BE14 ,  5F101BH21

引用特許：

審査官引用 (5件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平10-039722   出願人：株式会社日立製作所
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-267412   出願人：富士通株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-116480   出願人：三菱電機株式会社, 株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-239077   出願人：三菱電機株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-240732   出願人：三菱電機株式会社