特許

J-GLOBAL ID：200903097403857156

不揮発性半導体記憶装置

発明者： 味香 夏夫 ,  松尾 章則
出願人/特許権者： 三菱電機株式会社 ,  株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-116480
公開番号（公開出願番号）：特開平9-307005
出願日： 1996年05月10日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 消去動作時におけるウェルディスターブを阻止できる不揮発性半導体記憶装置を提供する。【解決手段】 不揮発性半導体記憶装置は、メモリセルアレイ領域内に複数のpウェル領域3を有している。pウェル領域3は各消去ブロックごとに独立して設けられる。各pウェル領域3はそれぞれ共通のウェル/ソース線ドライバ60aに接続される。ウェル/ソース線ドライバ60aは、ウェル/ソース電源50aおよびウェル/ブロックデコーダ70aに接続される。

請求項（抜粋）：

フローティングゲート,ソースおよびドレインを含み半導体基板の主表面におけるメモリセルアレイ領域上に形成された複数のメモリトランジスタを有し、前記半導体基板から前記フローティングゲートに電子が注入されることにより消去動作が行なわれ、前記フローティングゲートから前記半導体基板内に電子が引抜かれることによりプログラム動作が行なわれる不揮発性半導体記憶装置であって、前記メモリセルアレイ領域内に間隔をあけて形成された第1と第2のウェル領域と、前記第1のウェル領域上に形成された第1のメモリトランジスタ群により構成される第1の消去ブロックと、前記第2のウェル領域上に形成された第2のメモリトランジスタ群により構成される第2の消去ブロックと、前記第1と第2のウェル領域と接続され、かつ前記第1のメモリトランジスタ群のソースと前記第2のメモリトランジスタ群のソースとにスイッチ手段を介在して接続され、前記第1および第2のウェル領域と前記第1および第2のメモリトランジスタ群のソースとに所定の電圧を印加するための共通の電圧印加手段と、を備えた不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (4件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-203514   出願人：三菱電機セミコンダクタソフトウエア株式会社, 三菱電機株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-143265   出願人：株式会社東芝
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-208337   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-180638   出願人：株式会社日立製作所, 日立北海セミコンダクタ株式会社