特許
J-GLOBAL ID：200903077308398763
半導体装置の製造方法及び半導体製造装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平7-351302
公開番号（公開出願番号）：特開平9-186116
出願日： 1995年12月27日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】 半導体基板のCMP処理において効果的な後処理方法及びこの方法を実施するための半導体製造装置を提供する。【解決手段】 半導体基板表面にスラリーを供給しながらこの半導体基板表面の被ポリッシング膜を研磨布によりポリッシングする工程と、このポリッシングが終了した時点でスラリーの供給を止め、前記半導体基板表面に付着した前記スラリーの研磨粒子が持つゼータ電位と前記被ポリッシング膜が持つゼータ電位とが同じ極性になるように調整する工程とを有する。半導体基板とスラリーに含まれる研磨粒子のゼータ電位を同じ極性になるように、しかもゼータ電位値の絶対値をできるだけ近付けるようにイオン水のpHを調整することにより、ポリッシングレート及び均一性を損なうこと無く研磨粒子の半導体基板表面への吸着を防止し、その低ダスト化を実現する。
請求項（抜粋）：
半導体基板表面に研磨剤を供給しながらこの半導体基板表面の被ポリッシング膜を研磨布を用いてポリッシングする工程と、前記被ポリッシング膜を所定の厚さまでポリッシングし、このポリッシングが終了した時点で前記研磨剤の供給を止め、前記半導体基板表面に付着した前記研磨剤の研磨粒子が持つゼータ電位と前記被ポリッシング膜が持つゼータ電位とが同じ極性になるように調整する工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/304 321
, H01L 21/304
H01L 21/304 321 M
, H01L 21/304 321 E
