特許
J-GLOBAL ID：200903077502422179

半導体装置及びその製造方法

発明者：
横山 孝司

横山 孝司 について

, 
宇佐美 達矢

宇佐美 達矢 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-104439
公開番号（公開出願番号）：特開平11-297829
出願日： 1998年04月15日
公開日（公表日）： 1999年10月29日
要約：
【要約】【課題】 フォトレジストを酸素プラズマ処理で除去か、エッチング残さをウェット剥離液で除去する際に、HSQ膜および有機SOGが劣化されないようにして比誘電率の低い絶縁層間膜を持った半導体装置を提供する。【解決手段】 基板101上に形成されている層間絶縁膜105の間に設けられている開口部108内に、一端部が当該基板101に接する配線部103と当該配線部103の他端部上に配置せしめられている金属層121からなるビア部120とが形成されている半導体装置200であって、当該開口部108に於ける少なくとも該ビア部120に対向する内壁部の表面部に保護膜109が形成されている半導体装置200が示されている。
請求項（抜粋）：
基板上に形成されている層間絶縁膜間に設けられている開口部内に、一端部が当該基板に接する配線部と当該配線部の他端部上に配置せしめられている金属層からなるビア部とが形成されている半導体装置であって、当該開口部に於ける少なくとも該ビア部に対向する内壁部の表面部に保護膜が形成されている事を特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/312
FI (2件)：
H01L 21/90 A ,  H01L 21/312 B
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM