逆トランスポート・プロセッサに関する媒体エラー・コード発生器

発明者： , ,
出願人/特許権者：
代理人 (1件)：谷義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-097221
公開番号（公開出願番号）：特開平7-303118
出願日： 1995年04月21日
公開日（公表日）： 1995年11月14日
要約：

【要約】【目的】パケット信号のビデオ・ペイロードをバッファ・メモリ空間(18)に導く形式の逆トランスポート・プロセッサ。【構成】各パケット・ペイロードの前にメモリ(18)のシーケンシャルな最初のメモリ・アドレス位置に媒体エラー・コードを書き込むための装置が含まれる。同時に、プロセッサ(101)は現在のパケットを調べ、それが適当なシーケンスで生起しているかを判定する。パケットが喪失されたとき、ペイロードはメモリの後続のシーケンシャル・アドレス位置に書き込まれる。喪失パケットがなければ、シーケンシャルな最初のメモリアドレス位置はパケット・ペイロードにより単にオーバーライトされ、望ましくない媒体エラー・コードは削除される。媒体エラーコードはこうしてシステム設計者のために、タイミング上の障害を生み出すことなくパケット・ペイロード・ストリーム内に挿入される。

請求項（抜粋）：

信号ペイロードと、受信信号の保全性を示すデータをさらにそれぞれ含むパケットで生起する信号を受信するための装置であって、パケット信号の源と、メモリと、媒体エラー・コードの源と、前記信号に応答して、前記信号のエラーの生起時に制御信号を生成するための検出手段と、各パケットと関連する媒体エラー・コードを前記メモリ内にロードするよう制御され、前記制御信号の不存在時に現在のパケットのペイロードのデータで現在のパケットと関連する媒体エラー・コードをオーバーライトするよう制御されたメモリ管理回路と、および前記メモリに接続され、前記メモリ内に格納されたパケット・ペイロードを使用するための利用手段とを具備することを特徴とする装置。

IPC (3件)：

H04L 12/56 , H04N 7/015 , H04N 7/30

FI (3件)：

H04L 11/20 102 Z , H04N 7/00 A , H04N 7/133 A

引用特許：

出願人引用 (7件)

磁気記録再生装置
公報種別：公開公報出願番号：特願平4-054641 出願人：株式会社東芝
ATMセルスイッチ
公報種別：公開公報出願番号：特願平7-023621 出願人：富士通株式会社
特表昭59-501436

全件表示

前のページに戻る