特許
J-GLOBAL ID:200903077573989285

半導体装置およびその製造方法、ならびにバーンイン装置

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-285016
公開番号(公開出願番号):特開2001-110858
出願日: 1999年10月06日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】 使用可能な最大端子数の制限を緩和させた半導体装置を提供すること。【解決手段】 複数のパッド電極12が配列された主面を有する半導体素子11と、半導体素子11の主面上に形成された第1絶縁層13および第2絶縁層20と、絶縁層20上に二次元的に配列され、複数のパッド電極12の少なくとも1つに各々が電気的に接続された複数の第1取出し電極15と、隣接する複数の第1取出し電極15の間に位置する複数の第2取出し電極16とを備えた半導体装置である。複数の取出し電極16のそれぞれは、複数のパッド電極15の少なくとも1つに各々が電気的に接続されており、第2取出し電極16の面積は、第1取出し電極15の面積よりも小さい。
請求項(抜粋):
複数のパッド電極が配列された主面を有する半導体素子と、前記半導体素子の前記主面上に形成された絶縁層と、前記絶縁層上に二次元的に配列され、前記複数のパッド電極の少なくとも1つに各々が電気的に接続された複数の第1取出し電極と、隣接する前記複数の第1取出し電極の間に位置し、前記複数のパッド電極の少なくとも1つに各々が電気的に接続された複数の第2取出し電極とを備え、前記第2取出し電極の面積は、前記第1取出し電極の面積より小さいことを特徴とする半導体装置。
IPC (4件):
H01L 21/66 ,  G01R 31/26 ,  G01R 31/28 ,  H01L 23/12
FI (4件):
H01L 21/66 H ,  G01R 31/26 G ,  G01R 31/28 U ,  H01L 23/12 L
Fターム (14件):
2G003AA10 ,  2G003AC01 ,  2G003AH00 ,  2G032AA00 ,  2G032AB02 ,  2G032AK01 ,  2G032AK11 ,  4M106AA01 ,  4M106AA02 ,  4M106AA04 ,  4M106BA14 ,  4M106CA56 ,  4M106DH01 ,  4M106DJ32
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る