アーキテクチャイベントの間のプロセッサリソースの保持

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：伊東忠彦 , 大貫進介 , 伊東忠重
公報種別：公表公報
出願番号（国際出願番号）：特願2007-523610
公開番号（公開出願番号）：特表2008-508598
出願日： 2005年07月14日
公開日（公表日）： 2008年03月21日
要約：

本発明の1実施の形態では、本方法は、第一のアドレス空間と第二のアドレス空間の間を切り替え、第二のアドレス空間がアドレス空間のリストに存在するかを判定し、切り替えの後に変換バッファに第一のアドレス空間のエントリを保持することを含む。係る方法において、かかるコンテクストの切り替えに関連するオーバヘッドが低減される。

請求項（抜粋）：

第一のアドレス空間と第二のアドレス空間との間で切り替えるステップと、前記第二のアドレス空間がアドレス空間のリストに存在するかを判定するステップと、前記切り替えの後に前記第一のアドレス空間のエントリを変換バッファに保持するステップと、を備える方法。

IPC (2件)：

G06F 12/10 , G06F 12/08

FI (5件)：

G06F12/10 501Z , G06F12/10 553Z , G06F12/10 501B , G06F12/08 565 , G06F12/10 551Z

Fターム (4件)：

5B005JJ13 , 5B005MM32 , 5B005MM36 , 5B005MM51

引用特許：

審査官引用 (11件)

特許第6604187号
特開平3-185539
特開平3-185539

全件表示

前のページに戻る